2013 Fiscal Year Research-status Report
| Project/Area Number |
25330056
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
吉瀬 謙二 東京工業大学, 情報理工学(系)研究科, 准教授 (50323887)
|
|---|
| Project Period (FY) |
2013-04-01 – 2016-03-31
|
| Keywords | コア融合 / 計算機システム / プロセッサ / FPGA |
|---|
| Research Abstract |
プロセッサの性能向上を維持するため，チップに複数のプロセッサコアを集積するマルチコアプロセッサが注目されている．本研究では，コア融合の仕組みを用いる新しいメニーコアアーキテクチャによるプロセッサの高性能化を目指している．また，FPGAを用いたプロトタイプシステムを構築して，プロセッサアーキテクチャとシステムソフトウェアとを含む計算機システムのレベルで提案方式の有効性を検証することを目的としている．
研究初年度の平成25年度は，研究計画をベースに次の(A), (B)の検討をおこなった．(A)HDLによるCoreSymphonyマイクロアーキテクチャの開発と動作検証，(B)タスク配置を含むシステムソフトウェアの設計と実装．
この中でも特に重要となる(A)について重点的に取り組んだ．
具体的な実績は次の通り．初年度の平成25年度には，CoreSymphonyプロセッサを少ないハードウェア量で実現できるように改良するとともに洗練された回路構成による高速化をおこなった．すなわち，マイクロアーキテクチャのレベルの工夫によりCoreSymphonyの回路規模の削減を達成した．また，最終的には，CoreSymphonyアーキテクチャのプロセッサをFPGAに実装して性能評価をおこなうことを考慮して，ルックアップテーブルの入力数とっったFPGAの構造を意識したハードウェア規模の削減手法を検討し，その有用性を確認した．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
平成25年度には，(A)HDLによるCoreSymphonyマイクロアーキテクチャの開発と動作検証，を重点的に実施した．
複雑な回路構成を必要としていた初期のCoreSymphonyアーキテクチャを見直して，現実的で効率的な構成に向けたアーキテクチャ検討を進めた．具体的には，複数分岐予測器の一つであるTree-based Multiple Branch Predictor，プロセッサバックエンドについて，コア融合のためのグローバルな情報とローカルな情報とを分離して格納する方式，の実装方式を工夫し，FPGAにで動作検証をおこなった．この成果の一部については国際会議にて発表を行った．
また，FPGAの構造を意識したハードウェア規模の削減手法として，FPGAプリミティブでハードウェアを記述することによる回路面積の削減手法を検討し，その有効性を確認できた．
残念ながら，本年度に予定していた(B)タスク配置を含むシステムソフトウェアの設計と実装，については十分に進めることができなかったため，平成26年度に重点的に実施する予定である．
|
| Strategy for Future Research Activity |
平成26年度には，次の2項目を重点的に進めていく．(B)タスク配置を含むシステムソフトウェアの設計と実装，(C)計算機アーキテクチャ研究に適したFPGAボードの設計と実装．
昨年度の成果により，CoreSymphonyマイクロアーキテクチャの動作検証およびハードウェア面積削減による利用リソースの見積もりができたので，これらの成果を用いて，FPGAボードの設計と実装を進めていく．また，これらのFPGAボードを結合して，計算機アーキテクチャ研究には適したエミュレーションシステムに向けての開発に着手する．基板のレイアウト設計までを大学の研究室にて実施し，その製造と部品の調達および実装を企業に依頼する方向で進める予定である．
また，並行して，(B)タスク配置を含むシステムソフトウェアの設計と実装，を進めていく．
メッシュ接続におけるメニーコアプロセッサの性能を引き出すためには，タスク配置（どのスレッドをどのコアに割り当てるか）が重要となる．これまでに提案してきたタスク配置手法をベースにCoreSymphonyマイクロアーキテクチャに適した方式を開発・実装する．
|
| Expenditure Plans for the Next FY Research Funding |
次年度使用額は少額であり実質は計画通りである．
次年度使用額は少額であり実質は計画通りである．
|
-
-
[Presentation] The Ultrasmall Soft Processor
Author(s)
Yuichiro Tanaka, Shimpei Sato, Kenji Kise
Organizer
International Symposium on Highly Efficient Accelerators and Reconfigurable Technologies
Place of Presentation
Edinburgh Scotland
