2013 Fiscal Year Research-status Report
3次元LSIにおけるビア接続不良に対するテストと診断に関する研究
Project/Area Number |
25330062
|
Research Category |
Grant-in-Aid for Scientific Research (C)
|
Research Institution | Ehime University |
Principal Investigator |
樋上 喜信 愛媛大学, 理工学研究科, 准教授 (40304654)
|
Co-Investigator(Kenkyū-buntansha) |
高橋 寛 愛媛大学, 理工学研究科, 教授 (80226878)
|
Project Period (FY) |
2013-04-01 – 2016-03-31
|
Keywords | LSIのテスト / LSIの故障診断 / 遅延故障 |
Research Abstract |
平成25年度の研究実績としては,主に下記2点が挙げられる. (1)クロック信号線の遅延故障に対するテスト生成法を開発した. (2)様々な遅延量を持つ遅延故障に対する辞書ベース故障診断法を開発した. 3次元LSIではTSV(シリコン貫通ビア)を通して信号転送が行われるが,TSVの欠陥が原因となり信号に遅延が生じる場合がある.そこで,クロック信号に遅延がある場合でも,組合せ回路内のゲート遅延故障がテストできるようなテストパターン生成法を開発した.開発した手法では,故障を検出するための条件を精査し,付加回路を用いることで,単一縮退故障用ツールを用いてテストパターン生成を行うことを実現した. 3次元LSIにおいて,TSVの欠陥が原因となりクロック信号に遅延がある場合を想定し,そのような状況でも組合せコア回路内のゲート遅延故障に対して診断が行えるような手法を開発した.まず,様々な遅延量のゲート遅延故障に対して診断が行えるような,辞書ベース故障診断法を開発した.この手法では,ある特定の遅延量を仮定し,対象故障に対する故障辞書を作成する.次に,この辞書を用いて,診断回路の出力応答と比較することで候補故障を推定する.その際,診断回路と辞書の間の遅延量の相違を考慮した診断規則を適用する.さらに,クロック信号の遅延存在下でも有効となる手法に拡張した.このとき,診断に用いるのは,ゲート遅延のみを仮定した辞書と,クロック遅延のみを仮定した辞書を用いる.
|
Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
平成26年度の研究計画では,3次元LSIのTSVの欠陥に起因する故障についてモデルを確立し,ベースとなるテストパターン生成法や故障診断法を開発する予定であった.実績においては,クロック信号線の遅延故障に対する,テストパターン生成法,故障診断法が開発することができ,当初の計画通り研究が進行していると考えられる.
|
Strategy for Future Research Activity |
今後の研究計画としては,以下のような課題が挙げられる. (1)マルチプルクロックを想定した遅延故障に対するテストと診断法の開発 (2)クロック信号線のブリッジ故障に対するテストと診断法の開発 3次元LSIでは複数のクロック信号が供給されるようなマルチプルクロックが想定されており,そのような状況においても効果的なテストや診断が行えるような手法を開発する. また,クロック信号のブリッジ故障も想定したテストや診断も重要であり,そのための手法を開発する.
|
Expenditure Plans for the Next FY Research Funding |
研究成果を国際会議に投稿し発表する計画であったが,論文が受理されず発表を行うことができず,旅費の使用が当初計画と異なる結果となった. 現在,研究成果を国際会議に投稿中であり,受理されれば発表を行うために旅費として予算を使用する.
|
Research Products
(2 results)