• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2014 Fiscal Year Research-status Report

給電制御を持つFPGAアクセラレータによるグリーンコンピューティング基盤の構築

Research Project

Project/Area Number 25330066
Research InstitutionNagasaki University

Principal Investigator

柴田 裕一郎  長崎大学, 工学研究科, 准教授 (10336183)

Project Period (FY) 2013-04-01 – 2016-03-31
KeywordsFPGA / アクセラレータ / 電力性能比
Outline of Annual Research Achievements

1 FPGAアクセラレータにおける電力効率最適化を実現するために,科学技術シミュレーション分野で頻出する計算パターンであるステンシル計算について,性能モデリングを行いその妥当性を検証した.パイプラインの並列数やステップ数をパラメータとし,浮動小数点数演算だけでなく固定小数点数演算を用いたアプリケーションにおいても,資源制約と性能の見積りを効果的にできることを示した.
2 FPGAアクセラレータの電力効率に大きく影響する外部メモリアクセスに関して,実機上で性能解析を行うためのソフトウェアレイヤを実装し,その動作を実機で確認した.また,性能解析の結果からメモリアクセス効率を高めるためのデータ供給方法を提案し,このような最適化手法が実アプリケーションで効果があることを示した.
3 FPGAアクセラレータにおける性能と電力の関係に,FPGAの内部資源が及ぼす影響を明かにするために,ステンシル計算におけるパイプラインパラメータと性能および消費電力の関係を,FPGAベンダが提供する電力解析ツールを用いて内部資源ごとに評価した.この結果,概ね性能を最適化することでアプリケーションの電力効率も最適化されることを示した.
4 給電側については高精度な電圧制御をコンパクトな回路で行うことが望ましく,スイッチング電源の高周波化にも鑑み,高速シリアル通信用のFPGAの組み込み資源を有効に活用することで高い分解能のPWM(Pulse Width Modulation)制御を実現する手法を提案し,実機によって動作確認を行った.
5 これらの結果を,電子情報通信学会英文論文誌,ACM Computer Architecture News誌,高効率アクセラレータに関する国際シンポジウムHEART,電子情報通信学会リコンフィギャラブルシステム研究会等で発表した.

Current Status of Research Progress
Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

FPGAアクセラレータにおける電力性能モデルの確立に向けた研究成果が着実に得られており,実アプリケーションの最適化に適用可能なレベルであることが示されている.これらの成果発表も順調に行われている.FPGAを用いた給電制御についても新たに提案したPWM制御機構の動作が実機で確認できており,順調に進展していると判断できる.

Strategy for Future Research Activity

1 アクセラレータの電力性能とアーキテクチャパラメータに関する評価をより広範に行うことにより,アプリケーションの電力性能を最適化するモデルの確度の向上を図るとともに,その予測精度を評価する.

2 上記の評価実験等によって得られた電力性能モデルを使用した結果を給電制御に反映した際の効果や問題点について評価する.

3 研究計画の最終年度にあたるため,一連の研究により得られた成果について,可能な限り内外の学会等で発表する.

  • Research Products

    (9 results)

All 2015 2014

All Journal Article (5 results) (of which Peer Reviewed: 2 results) Presentation (4 results)

  • [Journal Article] Performance Modeling of Stencil Computing on a Stream-based FPGA Accelerator for Efficient Design Space Exploration2015

    • Author(s)
      K. Dohi, K. Okina, R. Soejima, Y. Shibata, K. Oguri
    • Journal Title

      IEICE Trans. on Information and Systems

      Volume: Vol.E98-D(2) Pages: 298-308

    • DOI

      10.1587/transinf.2014RCP0013

    • Peer Reviewed
  • [Journal Article] FPGAアクセラレータを用いたストリーム処理における電力性能最適化に関する検討2015

    • Author(s)
      福本航太・翁 浩二・副島梨恵・柴田裕一郎・小栗 清
    • Journal Title

      電子情報通信学会技術研究報告

      Volume: Vol.114(428) Pages: 123-128

  • [Journal Article] PWM制御向け高時間分解能信号生成回路のFPGA実装2015

    • Author(s)
      柏木 瞬・光武大貴・谷口弘展・柴田裕一郎・小栗 清・丸田英徳・黒川不二雄
    • Journal Title

      電子情報通信学会技術研究報告

      Volume: Vol.114(428) Pages: 85-90

  • [Journal Article] A Memory Profiling Framework for Stencil Computation on an FPGA Accelerator with High Level Synthesis2014

    • Author(s)
      R. Soejima, K. Okina, K. Dohi, Y. Shibata, K. Oguri
    • Journal Title

      ACM SIGARCH Computer Architecture News

      Volume: Vol.42(4) Pages: 69-74

    • DOI

      10.1145/2693714.2693727

    • Peer Reviewed
  • [Journal Article] 高位合成ベースFPGAアクセラレータにおけるステンシル計算用メモリプロファイリングフレームワーク2014

    • Author(s)
      翁 浩二・副島梨恵・土肥慶亮・柴田裕一郎・小栗 清
    • Journal Title

      電子情報通信学会技術研究報告

      Volume: Vol.114(75) Pages: 55-60

  • [Presentation] FPGAアクセラレータを用いたストリーム処理における電力性能最適化に関する検討2015

    • Author(s)
      福本航太
    • Organizer
      電子情報通信学会リコンフィギャラブルシステム研究会
    • Place of Presentation
      慶應義塾大学日吉キャンパス来往舎,横浜市
    • Year and Date
      2015-01-29 – 2015-01-30
  • [Presentation] PWM制御向け高時間分解能信号生成回路のFPGA実装2015

    • Author(s)
      柏木 瞬
    • Organizer
      電子情報通信学会リコンフィギャラブルシステム研究会
    • Place of Presentation
      慶應義塾大学日吉キャンパス来往舎,横浜市
    • Year and Date
      2015-01-29 – 2015-01-30
  • [Presentation] 高位合成ベースFPGAアクセラレータにおけるステンシル計算用メモリプロファイリングフレームワーク2014

    • Author(s)
      翁 浩二
    • Organizer
      電子情報通信学会リコンフィギャラブルシステム研究会
    • Place of Presentation
      東北大学片平キャンパス片平さくらホール,仙台市
    • Year and Date
      2014-06-11 – 2014-06-12
  • [Presentation] A Memory Profiling Framework for Stencil Computation on an FPGA Accelerator with High Level Synthesis2014

    • Author(s)
      R. Soejima
    • Organizer
      International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies
    • Place of Presentation
      東北大学片平キャンパス片平さくらホール,仙台市
    • Year and Date
      2014-06-09 – 2014-06-11

URL: 

Published: 2016-05-27  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi