運用中の環境を考慮した安定的な超高信頼性ディジタル回路の構成法

2014 Fiscal Year Research-status Report

• Project/Area Number: 25330068
• Research Institution: Tokyo Metropolitan University
• Principal Investigator: 三浦 幸也 首都大学東京, システムデザイン研究科, 准教授 (00254152)
• Project Period (FY): 2013-04-01 – 2017-03-31
• Keywords: ディペンダブルコンピューティング / ノイズ / 誤動作 / 同期式回路 / フリップフロップ / メモリ / 更信頼化設計

Outline of Annual Research Achievements

本申請課題では，ＬＳＩの使用中における諸問題（電源ゆらぎ（電源ノイズ）および回路劣化）を対象にした超高信頼性ディジタル回路の構成法を開発し，ＬＳＩ使用中の誤動作防止を目的としている．このために今年度はラッチ回路を対象にしたノイズによる影響，およびメモリの誤動作の再現を実施した．
まず初めに各種ラッチ回路，特にソフトエラー対策ラッチの調査を行い，その電源ノイズによる影響を調査した．その結果，ノイズの発生タイミングによりラッチ出力に遅延が生じることが明らかになった．またセルレイアウトおよび文献調査により，セル内の電源配線に抵抗性オープン故障が発生する場合が判明した．高抵抗を挿入した回路モデルで回路シミュレーションを行った結果，ラッチ内の一部のゲートにだけ電圧降下が発生することで，ラッチの出力（保持）値が反転する場合があることが判明した．
また簡単なメモリセル回路を構成し，ノイズ発生個所・タイミングやデバイスパラメータの変動による影響を調査し，誤動作の再現を行った．これらの影響により，メモリのリード・ライト・保持の各動作において，メモリ出力値・保持値に誤りが発生すことが明らかになった．
以上，メモリやラッチが電源ノイズにより誤動作するメカニズムを解明でき，来年度以降のフリップフロップの誤動作の解析や高信頼性設計のために基礎データ等を得ることができた．

Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

今年度の目標である，電源ノイズによるメモリ，ラッチの誤動作の確認とそのメカニズムを明らかにすることができた．またセル内の部分的なオープン故障（局所的な電源ノイズ）によるラッチの誤動作の発生に関する新たな知見を得た．以上のことから今年度の当初目的を達成できた．

Strategy for Future Research Activity

前年度までに得た知見をもとにして，（１）従来型フリップフロップの誤動作メカニズムの解明，　（２）その対策法，　（３）電源ノイズの影響を受けないもしくは影響を排除できる回路の構成法の開発，（４）提案回路の動作性能およびテスト方法の評価，　（５）製造ばらつきや回路劣化への耐性の評価および対策法，について研究開発を進める．

Causes of Carryover

当初購入を計画していた機器が，新製品発売で在庫がなく，また消費税アップもあり，当初より価格が上昇し，一部執行できなかった．

Expenditure Plan for Carryover Budget

機器スペックの見直しと他の費目での精査を行い，精度よく測定できる機材購入の一部に充てる．