2016 Fiscal Year Annual Research Report
Design of the super high reliability digital circuit in consideration of operation environment
| Project/Area Number |
25330068
|
|---|
| Research Institution | Tokyo Metropolitan University |
|---|
Principal Investigator |
三浦 幸也 首都大学東京, システムデザイン研究科, 教授 (00254152)
|
|---|
| Project Period (FY) |
2013-04-01 – 2017-03-31
|
| Keywords | ディペンダブルコンピュー ティング / ノイズ / 誤動作 / 同期式回路 / フリップフロップ / メモリ / 高信頼化設計 |
|---|
| Outline of Annual Research Achievements |
本申請課題ではＬＳＩの使用中における諸問題（電源ゆらぎ（電源ノイズ）および回路劣化）を対象にした超高信頼性ディジタル回路の構成法を開発し，ＬＳＩ使用中の誤動作防止を目的としている．
まず初めに各種フリップフロップの電源ノイズによる影響を解析し，ノイズの発生タイミングと発生箇所，およびトランジスタのばらつきによりフリップフロップに誤動作が発生することを確認した．特にメモリと同様にビット反転が生じることを確認した．また，さらに微細化が進んだプロセスではビット反転の誤動作が発生しやすくなることも明らかにした．
次に誤動作の発生原理，原因を回路シミュレーション通して明らかにした．その結果から，回路構造を変更しない場合の，誤動作への対策方法を示し，回路シミュレーションにてその有効性を確認した．
しかし上記の回路構造を変更しない方法では，すべての誤動原因に対応することができなかった．最終年度においては，フリップフロップの誤動作原因に根本的に対処するために，従来型のフリップフロップの回路構造を一部変更した，電源ノイズに耐性のあるフリップフロップの開発を行った．このフリップフロップは，ごく僅かな回路を追加するだけで，ノイズ耐性を向上でき，また従来型のフリップフロップと同一のインターフェースを有する特徴がある．この回路構造により，一層電源ノイズに耐性のあるフリップフロップであることを回路シミュレーションにて確認した．
|
