2013 Fiscal Year Research-status Report
数値計算におけるデータの実用的有効桁数を追跡する計算機構の開発
| Project/Area Number |
25330070
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Research Institution | Hiroshima City University |
|---|
Principal Investigator |
北村 俊明 広島市立大学, 情報科学研究科, 教授 (10324683)
|
|---|
| Project Period (FY) |
2013-04-01 – 2016-03-31
|
| Keywords | 演算精度 / 桁落ち / 計算機システム |
|---|
| Research Abstract |
「検出した精度低下は最終結果にどのように影響を及ぼすのか」「一度に精度低下が起るのではなく、少しずつ精度低下が繰り返し起るような場合はどうするのか」と言う精度低下検出に対する疑問に応えるべく、演算対象となる数値そのものに、その時点での精度情報を持たせる数表現形式と、各演算時における精度情報の更新アルゴリズムについて検討を進めた。
厳密な（悲観的な）精度情報の更新アルゴリズムでは、前進誤差解析を行なっているのと同じで、数十回も演算を行なえば精度は無いという結果に陥ることは確実で、どのくらい楽観的に予想するか、どのような根拠で楽観視するかが、主な検討課題となった。丸めによる誤差は、確率的にbest effortの正解値と見なすことができるので、丸めによる誤差は無視することとし、また、情報埋没による計算誤りも精度に余り影響しないと仮定した（埋没する値を寄せ集めてもそれほど大きな値にはならないと予想）。このため、桁落ちによる大規模な精度損失を主な検討対象とした。桁落ち桁数を元に精度情報を更新していく方法（鈴木弘ら：情報処理学会研究会報告1994-HPC-53, Vol.94, pp.27-33）では、厳しすぎる評価となっている。そこで、より実用的な精度予測とするため、1. 桁落ち回数を基にした有効桁数のアルゴリズム、2. 演算引数の有効桁数を基にした有効桁数のアルゴリズム、3. 桁落ち率に着目した有効桁数のアルゴリズムを考え、各種の数値計算ワークロードを対象に仮想計算機を用いたシミュレーションを行い、比較検討した。
また、この方式の限界として、漸化式のように徐々に真値へ近づくような計算アルゴリズムに対しては、うまく機能しないことも判明した。同時に、幅広い数値計算に対して実証実験を行うため、本アルゴリズムを実装したベクトル型の演算加速機構を開発するため、その実装規模について検討した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
２５年度目標は、1.浮動小数点四則演算における有効桁数の計算アルゴリズム策定、2.策定したアルゴリズムの仮想計算機への実装、3.基本的なワークロードでのアルゴリズム評価、4.実チップ試作のための準備であった。
１～３については、研究実績でも述べたように３種類のアルゴリズムをそれぞれ仮想計算システムに組込み、数種類のワークロードで評価を行った。
４についても、アルゴリズムの違いによるハードウェア規模の変化は大きくないので、ハードウェア規模を推定し、使用するLSIチップ面積を当初予定より大きいものに変更することを決めた。
このことから、当初予定に沿って、進捗していると言える。
|
| Strategy for Future Research Activity |
２５年度の成果を受けて、まずは、FPGA上に本精度追跡機構を持った演算器からなるベクトル加速装置を実現し、より大規模な数値計算ワークロードに対応できるようにする。また、FPGA上で論理検証できたRTLモデルを用いて、ASIC-LSIを作成し、FPGA版では達成できなかった速度の高速化も図り、多様な数値計算ワークロードの評価を行う。２５年度の成果でも述べたように、ASIC-LSIは計画当初の見積りよりハードウェア量が増加する見込みから、チップ面積を１段階大きなものに変更することとし、そのために全体的な予算配分を少し見直した。
|
| Expenditure Plans for the Next FY Research Funding |
２６年度に作成するASIC-LSIのハードウェア規模を精査し、当初予定のチップ面積より大きいものが必要と判断した。そのため、LSI制作費の増加分を賄う費用捻出のため、本年度計上していた謝金支出等を中止したため。
当初予定では、VDEC Rohm 180nm 7.5mmx7.5mmを想定していたが、VDEC Rohm 180nm 7.5mmx10mmに変更するため、差額555,300円に充当し、２６年度予算からも少し謝金や旅費等を圧縮することで賄う。
|
