数値計算におけるデータの実用的有効桁数を追跡する計算機構の開発

2014 Fiscal Year Research-status Report

• Project/Area Number: 25330070
• Research Institution: Hiroshima City University
• Principal Investigator: 北村 俊明 広島市立大学, 情報科学研究科, 教授 (10324683)
• Project Period (FY): 2013-04-01 – 2016-03-31
• Keywords: 演算精度 / 桁落ち / 計算機システム

Outline of Annual Research Achievements

前年度に検討した、実用的な精度予測アルゴリズムを、ハードウェアに実装するべく、論理設計を行った。これには、ARMコアとFPGAが１チップに共存しているZynqチップの評価ボードを用いて、FPGA部分に精度予測アルゴリズムを搭載したベクトル型演算機構を実装し、ARMコアからこの演算機構を起動・制御できるようにした。これにより、必要な部分だけベクトル命令にコーディングするだけで、その他のプログラム全体は通常のARMコンパイラでオブジェクトを作成して、容易に評価対象のプログラムを実行することができる。ソフトウェアシミュレータによる評価に比べて、大規模な評価プログラムを扱うことが可能となった。しかし、FPGAで演算器を実装すると、かなり設計の最適化を行ったがそれでも１００MHz程度の実行速度しか得られず、絶対的な実行速度としては、通常のPCに比べて１／３０から１／４０の速度しか出ないため、当初の予定通り、１８０ｎｍプロセスのASICを作成することにした。この物理設計は、一度経験があり、その時は、初めての物理設計作業であったため、いろいろな問題を解決できていなかった。今回は、VDECの講習会にも参加し、物理設計に対して万全の体制をとったが、申し込んだ試作シャトルの期限に対して時間不足が生じ、納得のいく設計最適化はできなかったが、最低限の評価は可能な設計データを提出することはできた。期限後も最適化作業を続け、あと１週間あれば、最適化が可能であったことが分かった。データは１月に提出し、ＡＳＩＣチップは、５月下旬に出来上がる予定である。今後、この試作チップを評価ボードに接続するドーターボードを作成し、評価を進める。

Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

試作チップの設計データ提出を１月ごろと計画しており、そのチップでの評価開始を２０１５年度第１四半期と想定していたため、ほぼ予定通りに２０１５年度計画を遂行できると考える。

Strategy for Future Research Activity

今回作成したＡＳＩＣチップを、すでに構築しているZynq評価ボードに接続し、ＦＰＧＡで構成していた演算器部分をＡＳＩＣ化して、演算の高速化を図り、実際にスタンダードセルで構築した時のハードウェア量や消費電力評価を行う。

Causes of Carryover

LSI試作の申し込みを２０１４年度に行うため、その予算を２０１４年度に計上していたが、支払いが、LSI受け取り時であるため、２０１５年度に執行することとなったため。

Expenditure Plan for Carryover Budget

５月下旬にLSIが納品された時点で、支払う。