2015 Fiscal Year Research-status Report
配線による遅延調整手法を用いたホストベースＩＰＳプロセッサの開発と検知回路最適化
| Project/Area Number |
25330149
|
|---|
| Research Institution | Hirosaki University |
|---|
Principal Investigator |
佐藤 友暁 弘前大学, 総合情報処理センター, 准教授 (00336992)
|
|---|
| Project Period (FY) |
2013-04-01 – 2017-03-31
|
| Keywords | 不正アクセス防御システム / 再構成可能なハードウエア / ウェーブパイプライン / パケット収集 |
|---|
| Outline of Annual Research Achievements |
本研究の目的はパソコンよりもCPU性能が低くバッテリによる長時間駆動が不可欠なモバイル機器で使用可能であり多様なネットワーク環境可においても機能する高検知精度のためのホストベースIPSプロセッサを開発することです。このIPSプロセッサは配線レベルでの遅延調整によって高スループット処理を可能にします。このために必要な研究を以下の通り実施しました。
・これまで開発を行ったブロックを使用してRipple-carry adder (RCA)を作成し,このRCAのスループットを評価しました。このRCAはウェーブパイプライン動作によって，通常の動作よりも高速なスループットで動作することを明らかにしました。
・前年度開発を行った配線レベルでの遅延調整手法を実現するためのロジックブロックの評価結果を論文誌および国際会議において公表を行いました。
・低消費電力で稼働することが可能なパケット収集システムの開発を行いました。
・出張先においても，モバイル通信システム，公衆無線LANサービスにおけるセキュリティ状況についての調査を行いました。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
若干遅れている部分もあるが，研究期間を１年間延長したことによって予定通りの進捗が可能になるためです。また，本研究において不可欠であるものの，当初想定をしていなかった機器の開発が実現されたことにより，想定以上の成果も実現したためです。
|
| Strategy for Future Research Activity |
ファインチューニングによる遅延調整の実現および検知機能の実現にによってプロセッサの評価を行い，本研究の有効性を明らかにします。加えて本研究の成果は国際会議や論文誌において公表を行います。
|
| Causes of Carryover |
当初予定していた研究が昨年度中までに終了せず，研究期間を延長したためです。
|
| Expenditure Plan for Carryover Budget |
主に研究成果の公表のために使用します。
|
