2016 Fiscal Year Annual Research Report
Development of Host-Based IPS Processor Using Delay Adjustment Method by Routing and Optimization of Detection Circuits
| Project/Area Number |
25330149
|
|---|
| Research Institution | Hirosaki University |
|---|
Principal Investigator |
佐藤 友暁 弘前大学, 総合情報処理センター, 准教授 (00336992)
|
|---|
| Project Period (FY) |
2013-04-01 – 2017-03-31
|
| Keywords | IPS / IDS / FPGA / RTL / 不正アクセス |
|---|
| Outline of Annual Research Achievements |
今日スマートフォンやタブレットPCといったモバイル機器が多様な場所で使用されています。企業や大学等の組織のコンピュータネットワークを使用する機器においてはネットワークベースのIntrusion Detection System (IDS)や Intrusion Prevention System (IPS)によって，不正アクセスやコンピュータウイルス等による問題を防ぐことが可能です。しかし，これらの機器は公衆無線LAN等を含む多様なコンピュータネットワーク環境下で使用されことが多くなっています。すなわちモバイル機器自身で不正アクセスやコンピュータウイルスから防ぐための処理が必要となります。モバイル機器はバッテリで駆動するため，IDSやIPSに搭載されている高速なCPUを有していません。本研究では，このようなモバイル機器においてもネットワークベースIPSで必要とされる処理を高速かつ低消費電力で動作させるために，Register Transfer Level (RTL)で記述可能な field-programmable gate array (FPGA)を提案及び開発を行なってきました。本年度は以下の通り実施しました。
・遅延時間均等化回路を搭載したコネクションブロックの開発及びIPSにおいて必要な回路の性能評価を行いました。
・出張先においても，モバイル通信システム，公衆無線LANサービスにおけるセキュリティ状況について調査を行いました。
・研究代表者が開発を行なったパケット収集システムを使用してパケットの収集を行いました。
・これまでの成果を国際会議並びに国際論文誌において公表を行いました。
|
