2015 Fiscal Year Annual Research Report
並列処理を組み入れた高速なインパルス性雑音の検出法と除去に関する研究
Project/Area Number |
25330218
|
Research Institution | Nagano National College of Technology |
Principal Investigator |
宮嵜 敬 長野工業高等専門学校, その他部局等, 教授 (10141889)
|
Project Period (FY) |
2013-04-01 – 2016-03-31
|
Keywords | 雑音除去 / インパルス性雑音 / スイッチングメディアンフィルタ / 並列処理 / GPU / しきい値 / 検出器 / 復元器 |
Outline of Annual Research Achievements |
本研究では、画像に重畳するインパルス性雑音を除去するための多方向スイッチングメディアンフィルタ(多方向SMF法) について、以下の3項目について重点を置いて改善を図った。1つ目は、雑音除去性能を高めるために、画像を分割することで分割画像ごとに雑音判定に用いるしきい値を可変型とすることである。2つ目は、この分割画像ごとの画像中のエッジ割合としきい値との関係を分析して、しきい値を自動的に算出できるようにすることである。3つ目は、本手法のアルゴリズムに関して、マルチコアCPUを用いた並列処理方式とGPUを用いた並列処理方式にすることで処理速度を向上させることである。各分割画像内のエッジ割合をエッジ強度から定め、これを基に算出したしきい値による雑音除去性能は、単一しきい値による処理結果と比較して良好な画質評価指標(PSNR)が得られた。分割数については細かいほど画質は良くなるが、しきい値設定の時間が増加することが分かった。しかし、従来法と画質PSNRを比較した結果では、雑音付加率が50%ぐらいまでにおいて最高レベルの結果を得ることができた。しきい値の自動決定に関しては、画像中のエッジ割合との相関の知見を基にエッジ強度から導いたしきい値を使うことで概ね良好な結果が得られることがわかった。また、本フィルタの並列処理方式として、マルチCPUを用いた並列処理方式のアルゴリズムと、GPUを用いた並列処理方式のアルゴリズムを開発した。2048×2048画素の画像サイズにおけるマルチコアCPU型並列処理の処理速度は、従来の多方向SMF法と比べて3分の1以下の処理時間に抑えられ、さらにGPU型並列処理ではマルチコア型の約20分の1以下の処理時間で済むことが分かった。以上より開発予定の項目をほぼ実現することができ、また良好な結果を得ることができた。
|