2015 Fiscal Year Annual Research Report
| Project/Area Number |
25330279
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
佐藤 茂雄 東北大学, 電気通信研究所, 教授 (10282013)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
中島 康治 東北大学, 電気通信研究所, 教授 (60125622) [Withdrawn]
小野美 武 東北大学, 電気通信研究所, 助教 (70312676) [Withdrawn]
秋間 学尚 東北大学, 電気通信研究所, 助教 (40707840)
|
|---|
| Project Period (FY) |
2013-04-01 – 2016-03-31
|
| Keywords | 脳型計算機 / ニューロチップ / シナプスデバイス / フローティングゲートメモリ |
|---|
| Outline of Annual Research Achievements |
脳型計算機の開発に向けて, 人の脳に迫る集積化のために重要な鍵となる不揮発性ナノシナプスデバイスの開発が喫緊の課題となっている. 一般的にニューロンN個に対してシナプスN×N個が必要であり, シナプスの微細化が集積化のための最重要課題である. 本研究では, フローティングゲートメモリと縦型MOSトランジスタから構成されるナノシナプスデバイスの実現に向けて, フローティングゲートメモリ及び縦型MOSトランジスタの試作・評価, ナノシナプスデバイスの設計・試作・動作検証, ニューロン回路や学習回路との整合性の検証を行うことを目的として研究を行った. その結果, 以下のような成果を得た.
まず, フローティングゲート電極用ポリシリコン薄膜形成プロセス, ならびに縦型MOSトランジスタ製作プロセスの開発を行い, 各種プロセス条件の最適化を行った. また, こうしたプロセス条件を用いて製作されるナノシナプスデバイスの特性を予測・評価し, 大規模神経回路への応用における有効性と問題点を検証した. 次に, 大規模神経回路用1000入力ニューロン回路の設計を行い, 電子回路シミュレーションによりアナログ動作の有効性を明らかにした. 加えて, 本ニューロン回路に提案のナノシナプスデバイスと組み込んだ場合の動作特性を検証した. さらには, 脳型計算機の具体的応用に向けて, 単一神経細胞モデルであるIzhikevichモデルや運動視により平面の移動速度を検出する神経回路モデルである川上モデルの集積回路設計を行い, 提案ナノシナプスデバイスの利用方法について考察を行った.
|
