2013 Fiscal Year Research-status Report
超小形スイッチトキャパシタデジタル電力増幅器の開発
| Project/Area Number |
25420277
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Research Institution | National Institute of Technology, Kumamoto College |
|---|
Principal Investigator |
大田 一郎 熊本高等専門学校, 専攻科(熊本キャンパス), 教授 (60149995)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
寺田 晋也 熊本高等専門学校, 制御情報システム工学科, 准教授 (70455179)
|
|---|
| Project Period (FY) |
2013-04-01 – 2016-03-31
|
| Keywords | デジタルアンプ / スイッチトキャパシタ / D-Aコンバータ / D級増幅器 / デジタル電力増幅器 / コイルレス / 小形軽量 / 集積化 |
|---|
| Research Abstract |
本研究では，デジタル選択方式のスイッチトキャパシタ（SC）を用いたデジタル電力増幅器を開発する．25年度前半は5ビット入力のシミュレーションを行い，次のことが明らかになった．(1)電源投入時後は30μsで，負荷急変時は10μsで定常状態になる．(2)入力デジタル信号を1kHzの正弦波状に変化して，オン抵抗および負荷抵抗を変化した場合，27Wの最大出力電力と94.6%の高効率が得られる．(3)電力変換効率および相対利得の周波数特性に関して，直流から20kHzまで利得の減少は3%以内で，効率は4kHzまで90%以上である．
次に，25年度後半は5ビット入力の回路の改良して，16ビットの実用化に向けたデジタル電力増幅器を開発する．16ビットの回路をシミュレーションした結果，次のことが明らかになった．(1)最大出力時の放電時定数は5ビットの場合の3.75分の1に短くなり，出力電圧リプルが増加する．(2)各状態の継続時間が短くなりキャパシタの充放電を完了させるために，スイッチのオン抵抗を小さくする必要がある等の改良すべき点が明確になった．そこで，電荷配分を2相クロックで行えるように回路を改良したデジタル選択方式SCを提案し，入力ビット数が増えてもクロックの相数が増加しない回路を新たに開発する．この回路方式によって，5ビットから16ビットに増やすことで出力電圧の精度を2の11乗(=2048)倍に向上できる見通しがついた．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
25年度は，16ビットのデジタル増幅器のシミュレーションと並行して，個別部品を用いて5ビットのデジタル増幅器を試作して，実験によってその動作と特性を確認し，シミュレーション通りの特性が得られることを確認する計画であったが，研究実績の概要に記したように，そのまま16ビットに増やすと，クロックの総数が増えて現有のスイッチ素子ではシミュレーション通りの特性が実現できないことが明らかになった．
そこで，入力ビット数を16ビットに増やしてもクロックの相数が増加しない回路を新たに開発する．この回路方式で5ビットのデジタル増幅器を試作してシミュレーションの結果を実験によって確認することにする．現在，試作の途中で，計画より若干進捗状況が遅れているが，シミュレーションによって改良した回路は現有のスイッチ素子を用いて，目標とする特性を達成できる見通しがついている．
従って，現在までの達成度は「2) おおむね順調に展開している．」としている．
|
| Strategy for Future Research Activity |
「研究実績の概要」と「現在までの達成度」に記したように，16ビットに増やした場合の課題とその対策が明からなったので，今後の研究の推進方策としては，実験では電荷配分が2相クロックで行える新しい回路方式で，5ビットのデジタル増幅器を試作して，実験によってその動作と特性を確認する．それと同時に，16ビットに増やした回路のシミュレーションで諸特性を明らかにする．
|
