2014 Fiscal Year Research-status Report
超小形スイッチトキャパシタデジタル電力増幅器の開発
| Project/Area Number |
25420277
|
|---|
| Research Institution | National Institute of Technology, Kumamoto College |
|---|
Principal Investigator |
大田 一郎 熊本高等専門学校, 専攻科(熊本キャンパス), 教授 (60149995)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
寺田 晋也 熊本高等専門学校, 制御情報システム工学科, 准教授 (70455179)
|
|---|
| Project Period (FY) |
2013-04-01 – 2016-03-31
|
| Keywords | デジタルアンプ / スイッチトキャパシタ / D-Aコンバータ / D級増幅器 / デジタル電力増幅器 / コイルレス / 小形軽量 / 集積化 |
|---|
| Outline of Annual Research Achievements |
本研究では，デジタル入力信号から直接パワー用のアナログ出力が得られるデジタル電力増幅器を開発する．開発する電力増幅器は，N個のキャパシタを2進数の各桁に比例するように充電し，キャパシタ間の接続をスイッチで高速に切り換えることで対応するアナログ出力が得られる．本増幅器はコイルやトランス等の磁性部品を用いていないので，(a)小形・軽量・高効率である，(b)磁性雑音の発生が極めて少ない，(c)負荷変動に対する応答が早い，(d)発振しない，などの特長がある．
従来のデジタル選択方式スイッチトキャパシタ(SC)回路は，各キャパシタ電圧が2進数の各桁に比例するように電荷配分するために，N相のクロックが必要であった．ここで，Nはデジタル入力信号のビット数で電荷転送用キャパシタの数とも等しい．このため，このまま，16ビットのデジタル増幅器を作成すると，クロックの総数が増えて期待する特性が実現できないことが分かった．
26年度は，デジタル入力信号のビット数に関係なく2相クロックで各キャパシタの電圧配分ができるSC回路を用いた新しいデジタル増幅器を提案し，その特性を明らかにした．シミュレーションの結果，新しい回路は従来回路より，電力変換効率が最大7%，出力電流0.1Aのときの出力電圧リプルが4.3%から3.6%に減少した．また，周波数特性はほぼフラットで，直流から20kHzまで利得の変動は3%以内であった．
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
26年度の当初計画では，実際のオーディオ用CDに用いられている16ビットのデジタル増幅器を設計試作する計画であったが，「研究実績の概要」に記したように，そのまま16ビットに増やすと，クロックの総数が増えて現有のスイッチ素子では期待通りの特性が実現できないことが明らかになった．そこで，デジタル入力信号のビット数に関係なく2相クロックで動作するよう充電トポロジーを改良し，シミュレーションでは，ほぼ設計通りの定常特性を得ることができた．過渡応答に於いては，デジタル入力信号が変化した瞬間に，出力電圧にスパイク状のノイズが発生することが分かった．この原因は，デジタル入力信号とデジタル増幅器のクロックが同期していないためである．
実機の試作に関しては，2相クロックで動作するようにするため，スイッチ数を約2倍に増加している．このためFETドライバ回路の占有面積が増えて，個別部品で新しい回路を設計すると1枚の基板には収まらなくなることが分かった．元々集積化を目標にしているので，今後は集積化した場合の特性をシミュレーションによって明らかにしていく．従って，現在までの達成度は「(3) やや遅れている．」としている．
|
| Strategy for Future Research Activity |
「研究実績の概要」と「現在までの達成度」に記したように，16ビットに増やした場合の課題とその対策が明かになったので，今後の研究の推進方策としては，デジタル入力信号とデジタル増幅器のクロックが同期する回路を付加する．集積化した場合の特性をシミュレーションによって明らかにしていく．また，実験では2相クロックで電荷配分が行えるデジタル増幅器を試作して，実験によってその動作と特性を確認する．
|
