2013 Fiscal Year Research-status Report
ディジタル・高速・超低消費電力マンハッタン／ユークリッド距離検索連想メモリの研究
| Project/Area Number |
25420332
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Research Institution | Hiroshima University |
|---|
Principal Investigator |
MATTAUSCH HansJ. 広島大学, ナノデバイス・バイオ融合科学研究所, 教授 (20291487)
|
|---|
| Project Period (FY) |
2013-04-01 – 2016-03-31
|
| Keywords | 電子デバイス・集積回路 / パターンマッチング |
|---|
| Research Abstract |
完全にデジタル・全並列・低消費電力の最小マンハッタン/ユークリッド距離検索連想メモリを実現するため、距離をクロック数にマッピングする概念に基づいた研究を実施している。目指している技術はモバイルアプリケーションにおける効率的なベクトル量子化を実現するための有望な候補技術である。特に、ユークリッド距離のために、実用的なデジタルとワード並列な連想メモリは、今日知られていません。目的を達成するためには本年度以下の研究を行っていた。得られた成果を雑誌論文一つ、国際会議三つおよび国内会議六つの発表で公開した。
（ア）最小平方ユークリッド距離の検索を集積回路で実現するための効率的な回路コンセプトとトランジスタレベルでの回路構成を開発した。単一の加算器を再利用すると部分積の加算を逐次行うことにより、二乗の計算を小面積増加で実現した。
（イ）第二の重要な「クロックベースの検索に必要なクロック数を最小限に抑える」回路を開発した。この回路は：（１）最上位ビットから検索を開始する。（２）全ての考慮されている上位ビットに対する途中の最小距離参照ベクトルを見つけた後、次の下位ビットまで検索を広げる。（３）最下位ビットまでに検索を広げた状況後、最少距離参照ベクトルを特定し、検索を終了する。このように検索のための最悪クロック数は、ビット数との指数関数から線形増加に低減される。
（ウ）最小マンハッタン/ユークリッド距離検索のクロック数マッピングアーキテクチャのすべてのサブ回路を本年度に開発し、最適化を行った。
（エ）さらに、16成分（16次元）とコンポーネントあたり16ビットで32の参照ベクトルを有する完全なチップ設計を180nmのCMOS技術で実施し、外注で製造した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
研究実績の概要に書かれたように、本年度に計画した目標を達成した。困難と思われる開発問題は現在までに発生していなかった。
|
| Strategy for Future Research Activity |
平成26年度には180nmのCMOSテストチップを測定し、特に性能を低電源電圧で評価する。この目的のための測定機器は研究室ですでに利用可能である。評価結果を主要な国際会議で発表する。不備が評価実験で検出された場合に回路を改良し、新回路概念の開発を実施する。さらに、マンハッタン/ユークリッド距離に基づくベクトル量子化のために、この連想メモリの性能と適用範囲を改善するために、次の拡張の可能性を調査する。
（ア）第K最近傍探索まで機能を拡張する。これは、多くの人工知能アプリケーションのために有益である。
（イ）マンハッタン距離よりユークリッド距離を良く近似できる、擬似ユークリッド距離の開発を検討する。
（ウ）ベクトル量子化の大スループットを達成するためのパイプラインステージの導入を検討する。
（エ）参照ベクトルの次元および数を同じハードウエアの上で柔軟にする方法および実現回路を検討する。
180nm CMOSの設計経験を先端の65nmまたは45nm世代のCMOS技術で回路の開発およびテストチップの設計に反映する。強調は、プロセス変動に対するロバスト性、閾値付近の動作および可能な限り最高のクロック周波数である。65/45nm CMOSテストチップの製造も26年度に実施する予定がある。
|
