2013 Fiscal Year Research-status Report
四端子駆動自己整合ダブルゲート多結晶Ｓｉ－ＴＦＴによる革新的フレキシブルデバイス
| Project/Area Number |
25420339
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Research Institution | Tohoku Gakuin University |
|---|
Principal Investigator |
原 明人 東北学院大学, 工学部, 教授 (20417398)
|
|---|
| Project Period (FY) |
2013-04-01 – 2016-03-31
|
| Keywords | 薄膜トランジスタ / 多結晶シリコン / ４端子 / 自己整合 |
|---|
| Research Abstract |
自己整合四端子(4T)埋め込み型メタルダブルゲート（E-MeDG）低温多結晶シリコン（poly-Si）薄膜トランジスタ(TFT)を550℃以下の低温プロセスでガラス上に形成し、その性能を評価した。
トップゲート（TG)及びボトムゲート（BG)は、タングステン(W)から形成されている。BGはガラス基板内に埋め込まれ、TGはBGをマスクとした自己整合プロセスにより作製した。SD方向に伸びた大きな結晶粒を有するpoly-Siチャネルは、連続波レーザラテラル結晶化(CLC)を用いて作製した。今回作成したデバイスのTG酸化膜およびBG酸化膜はそれぞれ50nmおよび100nmを有している。
上下のゲートを連結した時にはｓ値=120 mV/decという優れた性能を示した。また、上下のゲートを別々に動作させた場合には、理論的予測と一致したしきい値制御の傾向を示した。また、ｓ値においても理論的予測と一致する傾向を示すことを確認した。
本研究で作製したTFTは, ground planeによる閾値制御技術と異なり, 個々のTFTの閾値制御が可能である. また本研究のTFTは上下のゲートスタックをデザインする（例えば, 上下ゲートメタルの仕事関数を変える, 上下ゲート絶縁膜の種類や厚さを変えるなど）ことが容易であり, デバイス性能にバリエーションを持たせることができる。このことはガラス基板上に高速で低消費電力のCMOS回路の作製を可能にするものと考えている。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
自己整合四端子平面型メタルダブルゲート低温CLC poly-Si TFTのデバイス動作に成功し、その高い性能を実証することが出来た。
|
| Strategy for Future Research Activity |
今回作成したデバイスはn-ch TFTのみである。P-ch TFTの動作確認はCMOS化にとって不可欠である。今後は、これを進める。また、今回作成した埋め込み型メタルダブルゲートは歩留まりが非常に低い。そこで、より簡単なプロセスである凸型メタルダブルゲート（従来、研究代表者が開発してきたDG構造）で四端子TFTの作成を進め、研究を効率化を図る。
|
| Expenditure Plans for the Next FY Research Funding |
差額は1000円未満であり、微小である。
1000円未満であり、計画に従い進んだと考えている。
|
