• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2015 Fiscal Year Annual Research Report

FPGAを用いた汎用計算技術GPFPGAを実現するための開発環境の構築

Research Project

Project/Area Number 25540024
Research InstitutionHiroshima University

Principal Investigator

中野 浩嗣  広島大学, 工学(系)研究科(研究院), 教授 (30281075)

Co-Investigator(Kenkyū-buntansha) 伊藤 靖朗  広島大学, 工学(系)研究科(研究院), 准教授 (40397964)
Project Period (FY) 2013-04-01 – 2016-03-31
KeywordsFPGA / ハードウェアアルゴリズム / 開発環境
Outline of Annual Research Achievements

本研究の目的はGPFPGA(General Purpose computing using Field Programmable Gate Arrays)の手法をFPGAに実際に適用して,FPGAによる汎用計算の可能性を明らかにすることである.具体的にはGPFPGAのフレームワークを利用して,これまでに,(1)画像のピクセルの勾配情報を利用してハフ変換による直線検出をリアルタイム処理(2)画像中の円検出する回路(3)ネットワーク中にあるRSA公開鍵をブレイクするための回路などをFPGAに実装し,性能評価を行った.これらのFPGA上への実装はDSPブロックとメモリブロックを効率的に利用しており,GPFPGAのフレームワークが効果的であることを実証している.また,研究代表者らが考案したFDFMアプローチ(Few DSP slices Few Memory block approach)に基づいている.FDFMアプローチは少ない個数のDSPブロックとメモリブロックで専用プロセッサを構成し,それを大量に配置して最大限の並列化を目指すものである.最終年度はこの研究を進め,(4)代表的な可逆圧縮法であるLZW法を用いてデータの圧縮・展開を高速に行う回路(5)多数のデータから上位k番目を効率よく選択する回路(6)多倍長演算を行うプロセッサを設計し,FPGAに実装,評価を行った.DSPブロックやメモリブロックを最大限に効果的利用することができ,ソフトウェアのよる計算処理より100倍程度の高速化が可能な場合もあり,GPFPGAのフレームワークが有効であることが示せた.

  • Research Products

    (4 results)

All 2016 2015

All Presentation (4 results) (of which Int'l Joint Research: 4 results)

  • [Presentation] An Efficient Implementation of LZW Decompression in the FPGA2016

    • Author(s)
      Xin Zhou, Koji Nakano, and Yasuaki Ito
    • Organizer
      International Parallel and Distributed Processing Symposium
    • Place of Presentation
      Chicago, USA
    • Year and Date
      2016-05-23 – 2016-05-27
    • Int'l Joint Research
  • [Presentation] A flexible-length-arithmetic processor based on FDFM approach in FPGAs2015

    • Author(s)
      Tatsuya Kawamoto, Yasuaki Ito, Koji Nakano
    • Organizer
      International Symposium on Computing and Networking
    • Place of Presentation
      札幌
    • Year and Date
      2015-12-09 – 2015-12-12
    • Int'l Joint Research
  • [Presentation] Optimal Parallel Hardware K-Sorter and Top K-Sorter, with FPGA implementations2015

    • Author(s)
      Naoyuki Matsumoto, Koji Nakano, Yasuaki Ito
    • Organizer
      International Symposium on Computing and Networking
    • Place of Presentation
      Limassol, Cyprus
    • Year and Date
      2015-12-09 – 2015-12-12
    • Int'l Joint Research
  • [Presentation] Parallel FDFM Approach for Computing GCDs Using the FPGA2015

    • Author(s)
      Xin Zhou, Koji Nakano, and Yasuaki Ito
    • Organizer
      International Conference on Parallel Processing and Applied Mathematics
    • Place of Presentation
      Krakow, Poland
    • Year and Date
      2015-09-06 – 2015-09-09
    • Int'l Joint Research

URL: 

Published: 2017-01-06  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi