2013 Fiscal Year Annual Research Report
サブ100mV動作を目指した超低電圧MOSトランジスタの基礎研究
| Project/Area Number |
25630135
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
平本 俊郎 東京大学, 生産技術研究所, 教授 (20192718)
|
|---|
| Project Period (FY) |
2013-04-01 – 2014-03-31
|
| Keywords | 電子デバイス・機器 / 半導体物性 / MOSトランジスタ / 大規模集積回路 / 低消費電力 |
|---|
| Research Abstract |
本研究の目的は，大規模集積回路の超低エネルギー化を目指し，100mVという超低電圧で動作する半導体デバイスを実現するための挑戦的基礎研究を行うことである．大規模集積回路の電源電圧は通常は1V程度である．回路の消費電力を削減するため電源電圧の低電圧化が強く要請されているが，0.5V程度以下では速度の低下に加えてトランジスタの特性ばらつきにより回路は正常に動作しないことが知られている．本研究では，超低電圧で高いオン・オフ比を得るために，トランジスタのオン時にしきい値電圧(Vth)が自動的に下がり，オフ時にVthが自動的に上がる機構に注目し，このような機構を有する浮遊ゲート構造MOSトランジスタを提案した．浮遊ゲートは制御ゲートの間には薄いトンネル酸化膜が挟まれており，制御ゲートに正の電圧が印加されると，浮遊ゲートに蓄積されていた電子が制御ゲートに吸収され，Vthが下がる．一方，制御ゲート電圧を0Vにすると制御ゲートから浮遊ゲートに電子が注入され，Vthが上がる．実際に本構造のトランジスタを試作し，オン時のVth上昇とオフ時のVth低下を観測することに成功し，しかもこの現象が100mVという超低電圧でも起こることを確認した．さらに．低電圧化で動作させることが難しいスタティックメモリ(SRAM)を本構造デバイスを用いて試作し，SRAMの安定性が向上することを実験的に確認するとともに，この安定性向上が100mVという低電圧でも起こることを実証した．以上の結果より，本デバイス構造は超低電圧デバイスとして非常に有望であることを示した．
|
Research Products
(1 results)
