2013 Fiscal Year Research-status Report
| Project/Area Number |
25630161
|
|---|
| Research Category |
Grant-in-Aid for Challenging Exploratory Research
|
| Research Institution | Osaka University |
|---|
Principal Investigator |
岡村 康行 大阪大学, 基礎工学研究科, 教授 (80144442)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
塩見 英久 大阪大学, 基礎工学研究科, 助教 (00324822)
|
|---|
| Project Period (FY) |
2013-04-01 – 2016-03-31
|
| Keywords | 電力回生 / 線形化電力増幅器 / アウトフェーズ増幅 / 低電圧駆動整流器 |
|---|
| Research Abstract |
平成 25 年度は角度変調機能を有する PLL 発振器を用いたアウトフェーズ変調の実験的検証とアウトフェーズ信号の効率的な生成回路の検討、電力回収機構を備えたアウトフェーズ電力合成回路、発振器の低位相雑音化を目指した Push-Push 型発振器の試作と雑音解析、整流回路を効率的に駆動するための理論解析、0.8 um プロセス試作のインダクタ素子の評価を行った。
アウトフェーズ変調の実験的検討の結果、市販 PLL 集積回路を用いた位相変調では所望の性能を得ることが困難であり、DLL 回路を ASIC として開発する必要があることが明らかとなった。VDEC を利用して オンセミサンヨー 0.8um プロセスの VCO を設計・製造依頼を行った。アウトフェーズ信号については、振幅及び位相を追跡するフィードバック系を実装した DSP によって逆位相信号を生成できることを確認した。電力回収機構を備えたアウトフェーズ電力合成回路では、ラットレース型ハイブリット回路を用い出力に寄与しない電力を回収できることを確認した。Push-Push 型発振器については結合回路を工夫することで自己注入同期と同様の発振モードとなることがわかり、より極めて長い帰還を有する自己注入同期発振器と同等の位相雑音の発振器を Push-Push 構成で実現できることが示唆された。ダイオード整流器の特性を電圧級数法により解析した結果、整流回路に対する最適な信号源出力抵抗に関する解析式が得られた。負荷抵抗値とダイオード内部の損失抵抗により信号源出力抵抗を予測することが可能となった。0.8 um プロセスにより試作されたインダクタを借り受けて評価を行った。プローブステーションの利用が困難であったため、インダクタ素子の高周波特性を精密に得ることはできなかったが、精密測定の結果とよく似たおおまかな特性を得ることができた。
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
本研究の目的は、電力回収機構を備えた新しい構造の高効率無線送信回路を実現することである。
初年度までに、角度変調機能を有する PLL 発振器とアウトフェーズ変調の実験的検証については計画通りの結果を得ることができなかったが、問題点を把握して次年度につなげられる検討を実施できたため、２割程度の達成度と考えている。アウトフェーズ信号の効率的な生成については、複雑な参照テーブルを使用しなくとも振幅及び位相の追跡ループを DSP 内部でシミュレーションすることで生成できることを確認できたため、５割程度達成したと考えている。逆位相合成電力の回収機構と回収した電力の還流機構の検討については、ハイブリッドの実験的確認はおこなえたが、そのままでは集積回路へ応用できないこと、ダイオード整流器のさらなる効率改善が望まれることから、２割程度の達成度と考えている。これらの成果より、本研究の目的を総合的に三割程度達成できたと考えている。
これらに加えて、当該研究テーマに取り組むことで研究グループとして新しい技術分野である LSI 設計に踏み込むことができたことは、テーマの達成に対して大きな前進であった。
|
| Strategy for Future Research Activity |
角度変調機能を有する PLL 発振器に変えて、タイムベース遅延ロックループ回路と Push-Push 構成による低位相雑音化な LC 発振器またはリング発振器の LSI をローム 0.18 um にて開発したい。
アウトフェーズ信号生成回路については、まず HDL を用いたシミュレーション検討の末に FPGA にて DSP の妥当性を検証し、参照テーブル方式とトラッキング方式とのいずれが優れているか検討する。H27 年度には ASIC 化を目指したい。
アウトフェーズ増幅器については、電力増幅器、ハイブリッド、整流回路について LSI 化を念頭に改善する。電力増幅器として、E 級・E/F 級の高効率増幅器の LSI 実装を目指す。差動増幅器を利用したアクティブハイブリッドによる電力回収のほか、整流回路の効率をより改善するために、昇圧用インピーダンスコンバータを備えたアクティブハイブリッド、アクティブダイオード、の検討に加え、新しい原理に基づく整流技術としてＭＥＭＳの非線形性を利用した電気ー機械エネルギーのトランスデューサの検討を行う。また、電力還流のためのパワーマネージメント回路についても検討する。
|
| Expenditure Plans for the Next FY Research Funding |
H25年度中に依頼した LSI 試作費がH26年に請求になるため、電子部品充当額の一部を次年度へ繰り越しした。
支払いの一部を次年度使用額へ充当する。
|
Research Products
(2 results)
