次世代超低電力メニーコアにおける設計最適化のための性能評価フレームワーク

2013 Fiscal Year Research-status Report

• Project/Area Number: 25730027
• Research Category: Grant-in-Aid for Young Scientists (B)
• Research Institution: The University of Tokyo
• Principal Investigator: 中田 尚 東京大学, 情報理工学(系)研究科, 助教 (00452524)
• Project Period (FY): 2013-04-01 – 2016-03-31
• Keywords: 計算機アーキテクチャ / シミュレーション

Research Abstract

初年度はキャッシュシミュレータの高速化を目指す。共有キャッシュではタイミングの違いによってその後の動作が変化する。しかし、システム全体を厳密かつ統一的にシミュレートしない限り厳密なタイミングは確定しないため、高速化のためにはある程度のタイミングのずれを許容することとなる。この方針を積極的に活用し、高速化に対する貢献度が大きく、かつ誤差に与える影響が少ない高速化手法を探索する。
メニーコアシミュレーションの実行時間は大まかには、プロセッサコア自体のシミュレーション、共有キャッシュのシミュレーション、コア間ネットワークのシミュレーション、
に大別される。プロセッサコア自体のシミュレーションについては、メニーコアに採用されているシンプルなコアは、性能予測が容易であることを利用する。すなわち、ある1 回の実行の結果が得られれば、論理的な実行パターンが変化しない限り「全実行命令数」は変化しないため、命令レベルシミュレーションを用いてアクセストレースを保存し再利用することにより、コア自体のシミュレーション回数を必要最小限とする。コア間ネットワークのシミュレーションについては、十分余裕を持ったネットワーク設計とすることが重要であるので、そのような設計がされることを前提とする。つまり、ネットワーク上でのパケットの衝突は発生せず、全ての通信は理想的に行われることを仮定した、簡易ネットワークシミュレーションを用いる。共有キャッシュについては、ネットワークの輻輳に対応する現象として、競合と呼ばれる現象がある。単一のアプリケーションであれば注意深く設計することで競合を回避することは可能であるが、複数のアプリケーション間の競合を予測することは困難である。そこでキャッシュの性能予測技術が重要になる。
本年度は上記の課題について実際のシミュレーション環境を構築し基本的なデータを取得した。

Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

計画通りのデータを取得することができ、次年度以降の研究を進めるための準備が整ったといえるため。

Strategy for Future Research Activity

次年度以降はキャッシュシミュレータの改良および評価フレームワークの構築を目指す。これによりシミュレーション速度をさらに改善するとともに、フレームワーク化によりさまざまなパラメータが存在するメニーコアシステムの設計空間を効率よく絞り込むことが可能になる。必要に応じて、キャッシュシミュレーション以外の部分の効率化も併用する。

Expenditure Plans for the Next FY Research Funding

従来から保有している資産を効率的に流用することにより、初年度の経費使用を抑えることができたため。
後半の評価のために、より多くの計算資源を投入することにより、研究の効率化を図る。