2013 Fiscal Year Research-status Report

新アーキテクチャによる高効率プロセッサコアおよびそのマルチコア構成の研究

Research Project

Project/Area Number	25730028
Research Category	Grant-in-Aid for Young Scientists (B)
Research Institution	The University of Electro-Communications
Principal Investigator	入江英嗣電気通信大学, 大学院情報システム学研究科, 准教授 (50422407)
Project Period (FY)	2013-04-01 – 2017-03-31
Keywords	アーキテクチャ / シミュレータ / エミュレータ / 命令セット / livermore loop / IPC / シングルスレッド性能
Research Abstract	本研究では，我々が構想している新しい実行方式のマイクロプロセッサについて，その実現方法の具体化と方式採用による性能・効率の詳細評価を目指している．新しい方式では，上書きされないレジスタファイルを十分に備えることにより，実行には本来必要のないレジスタリネーミングなどの制御電力を削減することができる．初年度にあたる平成25年度の研究では，従来のスーパスカラモデルを用いたシミュレーションを用いて，新方式（STRAIGHT方式）プロセッサの各ユニットの最適な規模と，見込まれる性能向上の見積もりを行い，新方式の効果を確認した．コード生成が可能であれば，現実的なメモリシステムを用いてシングルスレッド並列実行性能を30％以上達成すると同時にコアあたりの電力効率を削減できるという見積りを得て，国内研究会にて発表を行った．さらに，新方式プロセッサのモデルの詳細化を行った．命令セットの第1版仕様を策定し，そのプログラムコードを実行可能なエミュレータ，およびアセンブラを開発した．この仕様にに基づき，livermoreループのいくつかのカーネルのSTRAIGHTコードを作成し，実行を確認した．また，サイクル単位の実行を再現するシミュレータの実装に着手し，各ユニットの実装を行った．新方式のハードウェア最適化において課題となる広大なレジスタファイルのアクティブ電力について，レジスタキャッシュを用いる方法を検討し，関連技術のサーベイを行った．
Current Status of Research Progress	Current Status of Research Progress 2: Research has progressed on the whole more than it was originally planned. Reason 新方式の評価ツールとして初版のアセンブラ，エミュレータの開発を行った．シミュレータについて，動作確認が残っているため，今後，アセンブラによって得たlivermoreループコードを用いて，評価ツールのデバッグや修正を行っていく．一方で，当初計画では次年度以降に行う予定であった電力評価について，現段階でも使用可能なツールを得たことから，シミュレータ実装に先立って電力評価を行なうことができた．これにより新方式の電力や規模について予め見積もりを得て，次年度以降の検討範囲が狭まっている．
Strategy for Future Research Activity	シミュレータのデバッグを進めながら，livermoreループをベンチマークに詳細な性能評価およびコード最適化の知見を得ていく．これらの知見より，ハードウェアの最適化技術およびコンパイラの開発を進める．コンパイラの開発はLLVMフレームワークをベースとする．並行して，HDL記述を用いてFPGA上にプロトタイプハードウェアを開発し，制御ロジックの現実性を確認する．
Expenditure Plans for the Next FY Research Funding	国際会議での発表を見込んでいた旅費について，国内発表となったこと，また，当初開発補助の謝金を見込んでいたシミュレータプログラムについて，研究グループ内での実装が主な作業となり謝金が発生しなかったことから，当初の見積もりを下回る使用額となった．一部は開発・実験のための計算環境の強化に充てたが，次年度以降の発表・謝金計画を想定して次年度使用額として18,622円を計上した．次年度使用額は2万円以下のため，当初計画から大きな変更はないが，開発補助として謝金に計上する予定である．