2014 Fiscal Year Research-status Report
新アーキテクチャによる高効率プロセッサコアおよびそのマルチコア構成の研究
| Project/Area Number |
25730028
|
|---|
| Research Institution | The University of Electro-Communications |
|---|
Principal Investigator |
入江 英嗣 電気通信大学, その他の研究科, 准教授 (50422407)
|
|---|
| Project Period (FY) |
2013-04-01 – 2017-03-31
|
| Keywords | アーキテクチャ / シミュレータ / エミュレータ / 命令セット / マイクロプロセッサ |
|---|
| Outline of Annual Research Achievements |
本研究では，我々が構想している新しい実行方式のマイクロプロセッサについて，その実現方法の具体化と方式採用による性能・効率の詳細評価を目指している．新しい方式では，上書きされないレジスタを十分に備えることにより，実行に本来必要のないレジスタリネーミングなどの制御電力を削減することができる．
二年目に当たる平成26年度の研究では，新方式の命令セット第一版に対応したサイクルレベルシミュレータを作成した．このシミュレータにより，より正確な性能評価が可能となった．livermoreループの複数カーネルについて，ハンドコーディングと昨年度製作したアセンブラにより入力バイナリを作成し，新方式のマイクロアーキテクチャが正確にプログラムを実行することを確認した．また，新方式は従来のスーパスカラ方式に対してlivermoreループにおいて2倍から十数倍の性能向上を得られる見積もりとなった（ただし，従来手法の入力はコンパイラ出力のため，正確な比較はコンパイラ完成を待つ必要がある）．また，新方式の備える豊富なアーキテクチャレジスタを活かしたループアンローリングを行うと，さらに性能向上の余地が大きいことを確認した．更に，新方式の電力評価と，レジスタキャッシュによる電力削減効果の見積もりを行った．
関連する要素技術として，新方式の性能向上に不可欠なキャッシュ制御の最適化の研究を進め，プリフェッチハードウェアと置き換えアルゴリズムを融合する有効な手法の提案を行った．また，新方式の製造デバイスとして有力な，三次元積層に関する研究を進め，マルチコアの三次元配置に関する比較評価を行い，コアごとの三次元かが有効という結論を得た．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
パイプラインシミュレーション，電力シミュレーション共に可能なプラットフォームの構築が完了し，当初の予定どおりの性能向上が見込まれている．また電力のオーバヘッドとなる部分についての軽減マイクロアーキテクチャ技術の提案と評価に着手し，レジスタキャッシュを用いた場合の見積もりが完了している．
新方式を支える要素技術としてキャッシュ制御や3次元VLSIに関する検討を進めており，新方式のフロアプランを含めた，より詳細な評価を行うツールが構築されている．
これらから，研究計画に沿って，おおむね順調に進行していると判断する．
|
| Strategy for Future Research Activity |
コンパイラを作成し，新方式のバイナリの自動生成が可能であることを確認する．
また，新方式が擁する大量のレジスタを活用する最適化技術の提案を行う．
HDLを用いてFPGA上にプロトタイプハードウェアを構築し，マイクロアーキテクチャの実現性を確認する．
|
| Causes of Carryover |
サイクルシミュレータ開発が予定よりも早く完了し，見込んでいた開発用の追加環境と開発補助の謝金が不要となり，次のステップへ使うこととなった．一方で，キャッシュ制御および３次元実装の要素技術について国際会議への採録を目指し投稿を何度か行ったため，英文校正などの費用が当初計画よりも大きくなっている．
|
| Expenditure Plan for Carryover Budget |
次年度使用額は大きくはないが，ＦＰＧＡなど，次のステップの詳細開発のための備品購入費用に充てる予定である．
|
