2014 Fiscal Year Research-status Report
チップ間密結合による柔軟な性能拡張性を有する再構成可能システム
| Project/Area Number |
25730032
|
|---|
| Research Institution | Kochi University of Technology |
|---|
Principal Investigator |
密山 幸男 高知工科大学, 工学部, 准教授 (80346189)
|
|---|
| Project Period (FY) |
2013-04-01 – 2016-03-31
|
| Keywords | 再構成可能システム / 高性能計算 / FPGA |
|---|
| Outline of Annual Research Achievements |
本研究では、再構成可能デバイスのチップ間密結合による柔軟な性能拡張性を有する再構成可能システムを開発するとともに、そのアプリケーション開発環境の構築についても検討を行い、高効率なハイパフォーマンスコンピューティングプラットフォームの実現を目的としている。
上記の目的を達成するため、平成26年度は、アプリケーション開発環境およびプロトタイピング手法に関する研究を進めた。
1）アプリケーション開発に加えて、ターゲットアプリケーションドメインに適したアーキテクチャ探索にも活用できる、再構成可能アレイ向け開発環境の構築を行った。
2）再構成可能アレイのFPGAプロトタイピング手法について研究開発を進めた。再構成可能アレイ構造に起因する組合せループを残したまま厳密なプロトタイピングを行う手法を開発し、市販のFPGAボードを用いてその有効性を実証した。
3）FPGAを用いた高性能計算において、負荷変動によってFPGAの動作速度が大きな影響を受けること、ならびにその影響のチップ内ばらつきについて、実験的評価を通して明らかにした。
4) 性能面積効率の高い再構成可能システムを実現するため、新しい混合粒度型演算器構成について検討を進めた。次年度も継続して開発を進める。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
ほぼ研究計画通りに研究項目に着手し、大きな問題なく検討が進んでいるため。
|
| Strategy for Future Research Activity |
高性能FPGAを用いた実用的な大規模プロトタイピング手法を開発する。さらに、小規模な再構成可能チップを試作し、そのチップ間密結合により柔軟な性能拡張性を有する再構成可能システムを開発する。
|
| Causes of Carryover |
FPGAプロトタイピング手法を2つ提案し、そのうち小規模FPGAを多数用いる手法について研究を進めたため。
|
| Expenditure Plan for Carryover Budget |
高性能大規模FPGAが利用可能なプロトタイピング手法の研究を進めるための環境構築に充てる。
|
