2014 Fiscal Year Research-status Report
オンライン誤り検出可能・セルフテスト容易な高信頼算術演算回路に関する研究
| Project/Area Number |
25730033
|
|---|
| Research Institution | Chukyo University |
|---|
Principal Investigator |
鬼頭 信貴 中京大学, 工学部, 講師 (90630997)
|
|---|
| Project Period (FY) |
2013-04-01 – 2016-03-31
|
| Keywords | 算術演算回路 / 高信頼 / オンライン誤り検出 / 浮動小数点 |
|---|
| Outline of Annual Research Achievements |
本研究は、ディジタル集積回路で多く用いられる算術演算回路を高信頼とするため、演算結果の誤りを動作時に検出(オンライン誤り検出)できるだけでなく、出荷後に生じる回路の永久故障を少ない入力パターンでテストできるセルフテストも容易な算術演算回路の開発を目的とする。今年度は、以下の点を実施した。
1．部分二重化を用いたオンライン誤り検出可能な浮動小数点乗算器について研究を進めた。提案乗算器では単純に浮動小数点乗算器を二重化するのではなく、浮動小数点乗算器の内部で大きな面積を占める仮数乗算回路について、チェック用回路では小面積なTruncated乗算器を用いる。IEEE754形式に合わせた詳細設計を示し、その回路について回路面積、遅延時間の評価をおこない、単純な二重化と比較して、3割から4割程度の面積オーバーヘッドの削減が確認できた。また、故障シミュレータを用いたランダムパターン評価を行うことにより誤りの検出能力の評価を行い、提案乗算器が誤りを見逃すのが1 ulpの誤りに限られる事、よく用いられている剰余を用いた乗算器よりも誤りを見逃した際の平均の誤差が大幅に小さいことを明らかにした。
2．信号処理などに多用される複素数乗算について、オンライン誤り検出が可能な3オペランド複素数乗算回路を提案した。従来のオンライン誤り検出可能な複素数乗算回路を用いて構成したものと回路面積、遅延時間の観点で評価を行い、8ビットや16ビットの構成においては回路面積、遅延時間いずれについても優位であることが明らかになった。32ビットの構成については遅延時間について従来手法より優位であることが明らかになった。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
オンライン誤り検出可能な算術演算回路の研究について、浮動小数点乗算器や複素数乗算器など当初の計画にはない新規性のある構成を考案することができた。このため、研究はおおむね順調に達成されている。
|
| Strategy for Future Research Activity |
部分二重化を用いるオンライン誤り検出可能な乗算器の研究については研究論文としてまとめ論文誌へ投稿することを目指す。
セルフテスト容易な算術演算回路についての研究が充分には進んでいないため、加算器・乗算器を対象として引き続き研究を進める。
また、オンライン誤り検出可能な新たな算術演算回路の探索も加算や乗算、複素数演算に注目して継続して進める。
|
