複製困難な物理特性を用いたセキュアな動的再構成システムの実現

2013 Fiscal Year Research-status Report

• Project/Area Number: 25730034
• Research Category: Grant-in-Aid for Young Scientists (B)
• Research Institution: National Institute of Advanced Industrial Science and Technology
• Principal Investigator: 堀 洋平 独立行政法人産業技術総合研究所, セキュアシステム研究部門, 主任研究員 (60530368)
• Project Period (FY): 2013-04-01 – 2015-03-31
• Keywords: 物理複製困難機能 (PUF) / 動的再構成システム / 情報セキュリティ / FPGA

Research Abstract

本研究の目的は、物理複製困難機能 PUF (Physical Unclonable Function) を用いて、FPGA上の動的再構成システムの回路構築を安全に実施する手法を開発することである。具体的には、研究者がこれまでに開発した独自のPUF方式Pseudo Linear Feed-back Shift Register PUF (PL-PUF) を用いて、動的に再構成可能なマルチ暗号プロセッサの安全な書き換え方式を開発することで、上述のような手法の実現可能性と有効性について検討する。
平成25年度は、動的再構成可能なマルチ暗号プロセッサを、28nmプロセスFPGAを搭載したSASEBO-GIII上に実装し、その動作を確認した。また、PL-PUFがSASEBO-GIII上で正常に動作することを確認した。
動的再構成可能な暗号プロセッサは、多種多様な暗号アルゴリズムを、小型かつ省電力な回路で実装するために重要である。
次年度は、PL-PUF回路と誤り訂正回路から暗号鍵を生成する回路を実装し、上述のマルチ暗号プロセッサの動的再構成を安全に実施するシステムを実現する。その回路規模、処理速度や安全性等について、既存の手法と比較評価を行い、提案手法の有効性を示す。

Current Status of Research Progress

3: Progress in research has been slightly delayed.

Reason

当初の今年度の研究計画では、PUF-KEY 回路（PL-PUF、誤り訂正部、暗号鍵生成部）のFPGA ボードへの実装と、その単体での性能評価を行い、同時に、動的再構成システムの応用としてマルチ暗号プロセッサを開発する予定であった。
実際の進捗として、PL-PUFのSASEBO-GIII上での動作確認と、マルチ暗号プロセッサの開発を完了した。
一方、誤り訂正部と鍵生成部の回路化が完了していない。ただし、実装する誤り訂正方式や鍵生成の方式については検討が終了しており、あとは回路化するのみであるため、次年度に最終的な目標を達成することは可能であると考える。

Strategy for Future Research Activity

PL-PUF、誤り訂正、暗号鍵生成の回路をSASEBO-GIII上に実装し、PL-PUFから暗号鍵を誤りなく安定して生成することを実現する。実機評価をもとに、誤り訂正符号の符号長や誤り訂正能力等のパラメータを調整し、高い再現性を実現する。また、複数のSASEBO-GIIIを用いて、同一の回路構成情報でありながらボードごとに異なる暗号鍵が生成されるかを評価し、PUFのユニーク性について議論する。
その後、平成25年度に開発したマルチ暗号プロセッサと合わせて実装し、暗号化ビットストリームを用いた回路の動的再構成が正しく動作することを確認する。正常動作が確認された後、当該システムの回路規模、処理速度、安全性等を評価し、既存手法との比較を行い、提案手法の優位性について議論を行ってゆく。
また、これら研究の成果を、国際会議等に投稿する。

Expenditure Plans for the Next FY Research Funding

研究の遅れにより、当初予定していた国際会議や国内会議への参加がなかったため、旅費や学会参加費（その他）が生じなかった。
当初予定していた国内研究会（電子情報通信学会 RECONF）に加え、別の研究会（電子情報通信学会 IWSEC等）やシンポジウムでの成果発表・研究動向調査を行う。