• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2013 Fiscal Year Research-status Report

超低遅延時代へ向けた大規模計算機の相互結合網のトポロジとルーティング

Research Project

Project/Area Number 25730068
Research Category

Grant-in-Aid for Young Scientists (B)

Research InstitutionNational Institute of Informatics

Principal Investigator

藤原 一毅  国立情報学研究所, アーキテクチャ科学研究系, 助教 (90648023)

Project Period (FY) 2013-04-01 – 2015-03-31
Keywordsハイパフォーマンス・コンピューティング / 計算機システム / 相互結合網 / トポロジー
Research Abstract

本研究は、エクサスケール計算機システムのノード間結合網において、将来実用化される超低遅延スイッチを前提とした、真に効果的なネットワークの設計法を明らかにすることを目標に遂行している。すなわち、近い将来60ナノ秒以下の超低遅延スイッチが出現すると、総通信遅延に占めるケーブル内の信号伝搬遅延の割合が相対的に大きくなるため、これを陽に考慮した新しいネットワーク設計の方法論を考究するものである。平成25年度は、(1)ラック配置と物理ケーブル長を考慮した新たなネットワークトポロジ構成法を開発し、(2)ケーブル遅延を考慮した新たなルーティング手法を提案した。また、両者を組み合わせて用いた場合のネットワーク性能を数理解析とシミュレーションにより定量的に評価した。前提として、マシンルームのフロア上に数百台のラックが格子状に配置される状況を想定する。(1)のネットワークトポロジ構成法は、フロア上のラック配置を所与として、ラック間を結ぶ通信の信号伝搬経路が地理的に遠回りとならないようにケーブルを敷設する方法を開発したものである。このとき、各ラックを構成単位としてスモールワールド性を持つトポロジを構成することにより、幾何学的方法論とグラフ理論的方法論の「いいとこ取り」をして、低遅延性と省資源性を高いレベルで両立できることがわかった。(2)のルーティング手法は、各ケーブルの信号伝搬時間をあらかじめ計算しておき、ネットワークを重み付きグラフとしてモデル化することにより、遅延が最小となる経路を選択するものである。将来出現する60ナノ秒の超低遅延スイッチを想定し、256台のラックからなる大規模計算機システムを例として既存の低遅延ネットワークトポロジと比較した場合、(1)と(2)を組み合わせて用いることで、配線延長を65%短縮しつつ、平均通信遅延の増加を6%に抑えられるとの試算を得た。

Current Status of Research Progress
Current Status of Research Progress

1: Research has progressed more than it was originally planned.

Reason

代表者らが考案したネットワークトポロジ構成法は、低遅延性と配線延長のトレードオフを極めて高いレベルで実現することが確かめられた。また、フロア上のラック配置を二次割り当て問題として最適化することで、さらなる費用対効果向上が見込めることも確かめられた。この一連のネットワーク設計法は、数十メートル四方のフロア上に数百台のラックが並ぶ大規模計算機システムだけでなく、数ミリメートル四方のチップ内に数十~数百個のコアが並ぶネットワーク・オン・チップ (NoC) にもそのまま応用できる。そこで、代表者らは提案手法をNoCに応用する場合の課題ついても検討し、本研究で開発・拡張したツール群を利用して、NoCにおける提案手法の効果をも定量的に評価した。その結果、当初想定していたトポロジ構成法に関する論文だけでなく、NoCを主題とした論文、ならびにラック配置最適化を含めた総合的なネットワーク設計法に関する論文を複数執筆し、発表することができた。

Strategy for Future Research Activity

研究が当初の計画以上に進展しているため、研究計画書に沿った現状の枠組みを維持しつつ、オフチップ(高性能計算機)とオンチップ(NoC)の垣根を越えた普遍的なネットワーク設計方法論への発展を図りたい。平成26年度は、(1)プロトタイプシステムを構築して提案手法の実現性を検証するとともに、(2)研究成果の周知普及を図る予定である。(1)については、国立情報学研究所が保有するOpenFlow対応スイッチを利用し、本研究で提案したトポロジをもつ計算機クラスタを実際に構築して、所期のネットワーク性能が発揮できるかどうかを確認する予定である。(2)については、前述したOpenFlowのプログラムをオープンソースソフトウェアとして公開する予定である。また、国際会議や研究会だけでなく、国立情報学研究所のオープンハウスやホームページ等の手段を通じて、積極的に研究成果を社会へ還元したい。

Expenditure Plans for the Next FY Research Funding

代表者らが開発・改良したソフトウェア群(トポロジ生成ツール、グラフ解析ツール、ラック配置最適化ツール、ならびにネットワークシミュレータ)は当初の想定以上の性能を発揮し、計算サーバーのハードウェアを増強することなく、当初予定していた性能評価を完遂することができた。
また、国立情報学研究所が提供するクラウドコンピューティングサービスの課金開始時期が12月からとなり、11月までは無償で5台の高性能計算サーバーを利用することができた。
以上の理由により、当初予定していた物品費が大幅に縮減された。
論文執筆数が当初の見込みを大幅に上回っているため、次年度予算は主として成果発表のための旅費に使用する見込みである。

  • Research Products

    (7 results)

All 2014 2013 Other

All Journal Article (4 results) (of which Peer Reviewed: 4 results) Presentation (2 results) Remarks (1 results)

  • [Journal Article] Skywalk: a Topology for HPC Networks with Low-delay Switches2014

    • Author(s)
      Ikki Fujiwara, Michihiro Koibuchi, Hiroki Matsutani, Henri Casanova
    • Journal Title

      The 28th IEEE International Parallel & Distributed Processing Symposium (IPDPS 2014)

      Volume: 1 Pages: to appear

    • Peer Reviewed
  • [Journal Article] ランダムなネットワークトポロジのラック配置最適化に関する研究2013

    • Author(s)
      藤原一毅, 鯉渕道紘
    • Journal Title

      電子情報通信学会論文誌

      Volume: J96-D Pages: 1903-1912

    • Peer Reviewed
  • [Journal Article] Mapping Non-trivial Network Topologies onto Chips2013

    • Author(s)
      Ikki Fujiwara, Michihiro Koibuchi
    • Journal Title

      The International Symposium on Embedded Multicore/Many-core System-on-Chip (MCSoC-13)

      Volume: 1 Pages: 73-78

    • DOI

      10.1109/MCSoC.2013.10

    • Peer Reviewed
  • [Journal Article] Distributed Shortcut Networks: Layout-aware Low-degree Topologies Exploiting Small-world Effect2013

    • Author(s)
      Van K. Nguyen, Nhat T. X. Le, Ikki Fujiwara, Michihiro Koibuchi
    • Journal Title

      The 42nd International Conference on Parallel Processing (ICPP 2013)

      Volume: 1 Pages: 572-581

    • DOI

      10.1109/ICPP.2013.71

    • Peer Reviewed
  • [Presentation] Does light speed affect topologies?2013

    • Author(s)
      Ikki Fujiwara
    • Organizer
      NII 湘南会議 031 "Many-cores and On-chip Interconnects"
    • Place of Presentation
      湘南国際村センター
    • Year and Date
      20130923-20130925
  • [Presentation] 高次元トポロジNoCの配線長最小化手法2013

    • Author(s)
      藤原一毅, 鯉渕道紘
    • Organizer
      2013年並列/分散/協調処理に関する 『北九州』サマー・ワークショップ (SWoPP北九州2013)
    • Place of Presentation
      北九州国際会議場
    • Year and Date
      20130731-20130802
  • [Remarks] 鯉渕研究室ホームページ

    • URL

      http://research.nii.ac.jp/~koibuchi/

URL: 

Published: 2015-05-28  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi