2013 Fiscal Year Research-status Report
高輝度ハドロン衝突実験での飛跡トリガーを可能にする高速集積回路の新規開発
| Project/Area Number |
25800159
|
|---|
| Research Category |
Grant-in-Aid for Young Scientists (B)
|
| Research Institution | Waseda University |
|---|
Principal Investigator |
木村 直樹 早稲田大学, 理工学術院, 助教 (30547617)
|
|---|
| Project Period (FY) |
2013-04-01 – 2015-03-31
|
| Keywords | LHC加速器 / ATLAS実験 / 高エネルギー / ハドロンコライダー / トリガー / パターン認識 / FPGA / 高速飛跡検出 |
|---|
| Research Abstract |
本研究では、高輝度ハドロン衝突実験のビーム輝度増強に伴う複雑化した膨大なデータをリアルタイム選別収集することを可能にする、新しいハードウェアでの飛跡認識法の確立を目的としている。
今回我々は汎用性の高いFPGAにてこの新しい飛跡認識回路を実装し、その有用性を示すことを主眼においている。使用FPGAはXilinx社製VC707評価ボードのVirtex-7を使用することにより、高い汎用性と大幅な実験時間の短縮を試みた。現在までにFPGAに書き込まれるファームウェアの基本的な設計を終え、その最低限の性能評価を行った。基本的に開発するチップに実装される回路と同等の機能をFPGAに実装することで、非常に効率的に開発を進めることができた。
まず初めに必要なデータをFPGA上で操作可能にするため、FPGA上にCPU core を実装し、内部情報をリアルタイムでモニターする方法を確立した。また高速な入力情報をFPGAに渡すための信号伝達をFPGAの高速通信線を用い実装し、十分な速度を10の16乗のデータ転送でもエラーなく行えることを確認した。その後、実際の単純化された高速飛跡認識用の回路をFPGAに実装し、単純な動作を確認することができた。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
現在本研究では、膨大な時間とコストがかかるASICの作成を省くため、研究計画での一つのオプションとして述べていた、新しい飛跡認識回路の開発をFPGAへの実装によって行っている。また実装回路もFPGAの書換え可能性により、素早い開発が可能となり、初年度にて基本的な回路を実装しテストすることができた。
|
| Strategy for Future Research Activity |
今後は、開発した新しい飛跡認識回路の性能を評価し、高輝度LHC実験にも対応可能な飛跡認識システムを確立していく。機器は今年度で全て用意できており、今後はイタリアで試作される新しいフルオリジナルのASICのチップに対して、確立した方法や性能についてフィードバックをかけていくことになる。
|
Research Products
(3 results)
