2014 Fiscal Year Annual Research Report
高輝度ハドロン衝突実験での飛跡トリガーを可能にする高速集積回路の新規開発
| Project/Area Number |
25800159
|
|---|
| Research Institution | Waseda University |
|---|
Principal Investigator |
木村 直樹 早稲田大学, 理工学術院, 助教 (30547617)
|
|---|
| Project Period (FY) |
2013-04-01 – 2015-03-31
|
| Keywords | LHC加速器 / ATLAS実験 / 高エネルギー / ハドロンコライダー / トリガー / パターン認識 / FPGA / 高速飛跡検出 |
|---|
| Outline of Annual Research Achievements |
本研究では、高輝度ハドロン衝突実験のビーム輝度増強に伴う複雑化した膨大なデータをリアルタイムで選別収集することを可能とする、新しいハードウェアの飛跡認識方法を確立することを目的としている。
実際の実験では、飛跡認識に必要となる膨大な量のメモリを安価に確保するため、メモリサイズに特化した独自のASICチップを開発する事が望ましいが、実装する回路を、FPGAにて開発-テストを行うことにより、開発時間を大幅に短縮でき、非常に効率的に開発を進めることがでる。FPGA への実装では本来のASICに実装される回路を全く同等の回路として実装可能なため、新しい飛跡認識方法の有用性を示すのには十分である。本実験ではXilinx社のVC707評価ボードをしようしVirtex-7 FPGA にて開発をおこなった。
実装された3連想メモリの応用からなる飛跡認識法はFPGAに実装され、期待された通りの性能を発揮することができた。実際には同じ分解能の初期飛跡を30%程度のメモリサイズで実装することが可能となった。つまり同サイズのメモリがあれば、より高分解能で初期飛跡を認識することができ、最終的に必要となる、最高分解能での飛跡情報をより早く見積もるこができることになる。これは今後のFPGA-ACIS技術の予測される進化と共に、今後のより速度を要するリアルタイム飛跡認識技術にとって良い展望をあたえる。
|
