2013 Fiscal Year Research-status Report
微小神経電位プローブに向けた超高密度アナログフロントエンドアレイ
| Project/Area Number |
25820141
|
|---|
| Research Category |
Grant-in-Aid for Young Scientists (B)
|
| Research Institution | Toyohashi University of Technology |
|---|
Principal Investigator |
秋田 一平 豊橋技術科学大学, 工学(系)研究科(研究院), 助教 (10612385)
|
|---|
| Project Period (FY) |
2013-04-01 – 2015-03-31
|
| Keywords | アナログ集積回路 / オペアンプ / AD変換器 / 低消費電力化 / 小型化 |
|---|
| Research Abstract |
微小神経電位計測電極アレイに向けたアナログフロントエンド（AFE）のための、低電力・小型化回路技術の創出を目的に、当該年度においては主に下記４点の要素回路の開発を行った。
（１）低電力、小型、低雑音アンプ、（２）低電力、高精度アナログ・デジタル変換器（ADC）、（３）高性能化のための安定化電源回路、（４）上記を統合したAFEアレイシステムオンチップ（SoC）の設計
以上の各要素技術においては、低消費電力化と小型化を同時に達成可能な、新しい概念のデジタルアシスト技術を適用しており、その有用性を試作ICの測定を通じて確認している。特に当初計画していなかった（４）の、（１）から（３）の要素技術を統合したシステムオンチップ（SoC）開発も同時に進めており、問題点や課題の抽出に早期にとりかかれている状況である。
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
本年度（初年度）はAFEアレイのための要素技術開発のみを計画していたが、これらと並行して統合システム開発も行った。これにより、多チャンネルアレイ化システムを実現する上での課題や問題点を具体的に抽出することが出来るようになると考えられ、より、今後の研究開発の確度を高めることが可能になると期待できる。
|
| Strategy for Future Research Activity |
今後は本年度設計した要素回路及びAFEアレイSoCの計測を行い、適宜成果発表すると共に、ここで得た知見を以って、当初の予定通りAFEアレイSoCの設計開発を引き続き行い、年度末の実測評価を目指す。具体的には下記の通りである。
（１）アンプ、ADC等要素回路技術の高性能化・最適化設計、（２）各種要素技術を統合したAFEアレイSoCの設計、（３）各種回路の評価
|
| Expenditure Plans for the Next FY Research Funding |
購入した設備（ワークステーションHP社製Z820/CT）が予算申請当初の見積から価格が低下していること、また、評価基板製作におけるディスカウント等により差額が生じた。
差額分については電子部品等の消耗品や研究成果発表のための旅費等へ補填する予定である。
|
