2013 Fiscal Year Research-status Report
低電磁雑音設計のためのGHz帯におけるLSI電源分配回路の等価回路モデル化手法
| Project/Area Number |
25820142
|
|---|
| Research Category |
Grant-in-Aid for Young Scientists (B)
|
| Research Institution | Kyoto University |
|---|
Principal Investigator |
松嶋 徹 京都大学, 工学(系)研究科(研究院), 助教 (00571415)
|
|---|
| Project Period (FY) |
2013-04-01 – 2015-03-31
|
| Keywords | EMC / 等価回路モデル / CMOS / 電源系高周波電流 / 電源品質 / 信号品質 / 回路設計 |
|---|
| Research Abstract |
電子機器の動作速度が高速化するに伴いこれまで無視できていた回路基板に生じる寄生結合を無視することが出来ず、GHz帯において予期せぬ共振を引き起こし、回路の誤動作を招く。GHz帯の特性を3次元電磁界解析に頼る現在の手法では、不要共振などの要因を特定することが困難となり回路設計の改善に繋げることができない。特に高周波特性を考慮しない電源グラウンドでは、CMOS回路の動作に伴う高周波電流が予期しない経路で流れる。例えば、LSIの基盤となるサブストレートを経由して伝搬する電流はグラウンド間に生じる寄生キャパシタンスや寄生インダクタンスによる共振を引き起こし、遠方電界放射の増大や信号品質の劣化を招く。
本年度では、多層プリント回路基板の複数のグランドプレーンを対象に、それらに生じる寄生キャパシタンスの等価回路モデル構築法を開発した。これまで、グランドプレーン間が1つのビアで接続された最も単純な形状において、蓄積される電磁界エネルギーにより共振キャパシタンスと共振インダクタンスを定義し、共振を表現する等価回路モデルを構築してきた。本検討ではより実際の構造に近い複数本のビアで接続した構造においても同等の計算精度のある高周波モデルを構築できた。
また、能動素子であるCMOS回路のサブストレートを考慮した電源系等価回路構築法についても検討した。ノイズ電流の伝達経路となるサブストレートの等価回路モデルを実測による抽出方法を示した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
受動回路の等価回路モデルの構築法においては当初の計画の通り複数箇所の接続があるグラウンド間の共振特性を表す等価回路モデルを構築できた。能動回路における等価回路モデルにおいては最も単純な回路において実測により等価回路構築を行った。今後は設計情報を元にした等価回路モデル化を行う。
|
| Strategy for Future Research Activity |
次年度では、本年度作成した等価回路を用いて共振および妨害波電流の抑制手法について検討を行う。具体的には、(1)すでに予備検討を進めている抵抗を用いる手法についてより現実的な設計法を実験により検証する。(2)損失性アンダーフィルによる共振の抑制について、電磁界シミュレーションおよび回路シミュレーションによりその最適な値を求める。(3)LSIパッケージ近傍の寄生結合を調整することにより妨害電流の伝達経路を遮断する手法について、実測によりその効果を検証する。
|
| Expenditure Plans for the Next FY Research Funding |
残額\63,577は当初購入予定物品見積額との差分である。
次年度では、試作基板をより現実に則した大きさのものにするため、現有の高周波ケーブルでは構造および性能上、測定が難しい。そこで、次年度使用額により測定用ケーブルを新規に購入する予定である。また、それ以外にも試験基板の試作および実装費、測定用治具の作製費として使用する予定である。
|
