2013 Fiscal Year Research-status Report
HEVCにおける低消費電力動き予測アーキテクチャの研究
| Project/Area Number |
25870816
|
|---|
| Research Category |
Grant-in-Aid for Young Scientists (B)
|
| Research Institution | Waseda University |
|---|
Principal Investigator |
周 大江 早稲田大学, 理工学術院, 助教 (10607336)
|
|---|
| Project Period (FY) |
2013-04-01 – 2016-03-31
|
| Keywords | 動き予測 / 動画像 / 符号化 / 低消費電力 / UHDTV |
|---|
| Research Abstract |
すでに放送サービスを開始しているフルハイビジョン（1920x1080）の4倍、8倍の4K（3840x2160）の超高精細動画像は、次世代の画像アプリケーションで利用されることが有望視されている。これらの動画の原データは超大規模となるため、データの格納や伝送をする際には、圧縮技術が不可欠となる。画像品質を保つもとで、圧縮率の向上に向けて、様々な符号化方式が標準として提案されてきた。HEVCはH.264の2倍、MPEGの4倍の圧縮率を達成できることから、次世代のスーパハイビジョンで利用される見込みである。HEVCにいては、様々な新しい圧縮技術が導入され、演算量が大きくなるとハードウエア化が非常に難しい。この問題の解決のために、演算で大きな割合を占める動き予測処理（ME）に対して、高画質を保つもとで、ハードウエア演算量と消費電力量の大幅な削減を図る。平成25年度では、MEソフトウエアモデルを構築し、アルゴリズムレベルの設計を行った。
整数動き予測（IME）：ひし形領域検索(RWS)と水平スライディング中心検索(HSSC)という手法で、符号化性能を維持しつつ、IMEの検索回数とメモリアクセス回数を減少した。IMEに必要な演算量とバンド幅をそれぞれ50%が削減できることをアルゴリズムレベルで確認した。
小数動き予測（FME）：演算量を削減するために、従来の8近傍フィルタの代わりに、2近傍フィルタを使用し、1/4ピクセルを内挿する。線形特性を利用し、1/4ピクセルの係数は1/2ピクセルと整数ピクセルの内挿により求めた。また、IMEの情報を用いて、FME検索領域の最適化を行い、演算量が50%の削減をすることができた。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
アルゴリズムレベルの検証を成功した。演算量とメモリバンド幅を削減することで、MEハードウェアの低消費電力化が期待できる。
|
| Strategy for Future Research Activity |
平成26年度からはMEハードウェアアーキテクチャの最適化に取り込む。既に提案されているブロック処理順序の最適化法(PMBR)やフレームデータの圧縮(FRC)を含むビデオデコーダ向けのメモリバンド幅削減技術を、MEハードウェアに応用する予定である。これらの技術とHSSCと組み合わせることで、75%メモリバンド幅の削減が可能である。
更に、交互非対称探索範囲割当法（AASRA）を採用し、低コストで双方向ME探索を実現するアーキテクチャを開発する予定である。AASRA、RWSとHSSCの組み合わせで、75％ハードウェアコストの削減も可能と考えている。
メモリバンド幅とハードウェアコストを両方75%削減することで、全体的に75%の低消費電力化とした目標は達成できると予想している。
|
| Expenditure Plans for the Next FY Research Funding |
実験用PCとソフトウェアの購入は予定より少なかったこと。
研究成果を学会発表するための費用を充当する。
|
