2014 Fiscal Year Research-status Report
HEVCにおける低消費電力動き予測アーキテクチャの研究
| Project/Area Number |
25870816
|
|---|
| Research Institution | Waseda University |
|---|
Principal Investigator |
周 大江 早稲田大学, 理工学術院, 助教 (10607336)
|
|---|
| Project Period (FY) |
2013-04-01 – 2016-03-31
|
| Keywords | 動き予測 / 動画像 / 符号化 / 低消費電力 / UHDTV |
|---|
| Outline of Annual Research Achievements |
すでに放送サービスを開始しているフルハイビジョン（1920x1080）の4倍、8倍の4K（3840x2160）の超高精細動画像は、次世代の画像アプリケーションで利用されることが有望視されている。これらの動画の原データは超大規模となるため、データの格納や伝送をする際には、圧縮技術が不可欠となる。画像品質を保つもとで、圧縮率の向上に向けて、様々な符号化方式が標準として提案されてきた。HEVCはH.264の2倍、MPEGの4倍の圧縮率を達成できることから、次世代のスーパハイビジョンで利用される見込みである。HEVCにいては、様々な新しい圧縮技術が導入され、演算量が大きくなるとハードウエア化が非常に難しい。この問題の解決のために、演算で大きな割合を占める動き予測処理（ME）に対して、高画質を保つもとで、ハードウエア演算量と消費電力量の大幅な削減を図る。
平成26年度では、MEハードウェアアーキテクチャの最適化を行った。
交互非対称探索範囲割当法（AASRA）のハードウェア化：シミュレーションレベルで、HEVC整数動き予測（IME）の計算時間を46%~70%削減した。モードフィルタリング方式：予測ブロック・分割モードの削減によって、アルゴリズムレベルで、HEVC小数動き予測（FME）の演算量を66%縮減し、動画像の品質落ちは以前の方法の五分の一になった。ハードウェア向けレート歪最適化（RDO）：予測モードを判定するためのコスト関数について、画質をほぼ維持しつつ演算量を70%削減したことが確認できた。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
合理的な研究計画の策定を行った。遭遇した問題も順調に解決された。
|
| Strategy for Future Research Activity |
平成２７年度では、今まで得られた結果を基にして、ＨＥＶＣ動き予測ＬＳＩ設計の全体を統合する予定である。提案した最適化方式の導入による、開発したアーキテクチャをＨＤＬ言語で記述し、ＲＴＬシミュレーションで機能を検証し、論理合成レベル・配置配線レベルで設計の面積と消費電力を確認する。それによって、設計したアーキテクチャが実際のＬＳＩチップで実装されるときに達成できる性能を推定する。さらに、ＨＥＶＣ動き予測の演算量と消費電力の削減について、得られた結果を取り求め、成果の発表を行う。
|
| Causes of Carryover |
テレビ会議によって出張コストを削減したこと。IEEE学術誌から論文掲載代の請求が遅れたこと。
|
| Expenditure Plan for Carryover Budget |
研究成果を発表するための費用（論文誌掲載代、学会費用）を充当する。
|
