2015 Fiscal Year Annual Research Report
HEVCにおける低消費電力動き予測アーキテクチャの研究
| Project/Area Number |
25870816
|
|---|
| Research Institution | Waseda University |
|---|
Principal Investigator |
周 大江 早稲田大学, 理工学術院, 助教 (10607336)
|
|---|
| Project Period (FY) |
2013-04-01 – 2016-03-31
|
| Keywords | 動き予測 / 動画像 / 符号化 / 低消費電力 / UHDTV |
|---|
| Outline of Annual Research Achievements |
平成27年度では、ここまでの成果に基づく、コンポーネントレベルで研究を進んできたほか、最終年度として、システムレベルで研究のまとめ及び検証も行ってきた。
A. コンポーネントレベルで、レート歪最適化(RDO)及びロスレスフレーム再圧縮(LFRC)の課題に取り組んできた。RDO機能のハードウェア化：前年度に確立したRDOアルゴリズムに基づく、ハードウェア・アーキテクチャの設計を完成した。RDOでは、HEVC符号器の演算量において、高い割合を占めている。完成したRDOハードウェアは、従来の設計(Pastuszak, IEEE TCSVT, 2015)と比べて、約半分のハードウェアコストで同じレベルのスループットと画質を実現したことで、動き予測(ME)システム全体の消費電力削減に貢献している。ロスレスフレーム再圧縮(LFRC)機能の改良とハードウェア化：先端メモリインタフェースDDR3/4の導入に伴い、メモリアクセスの最小量が増大している。その結果として、従来のLFRC法の効率が低下している。本年度では、新たなLFRCフレームワークの提案により、この問題を解決した。またそれに対しハードウェア設計も完成し、DDR3インテフェースでDDR1/2で同じレベルのアクセス効率と高いメモリバンド幅を達成している。
B. システムレベルで、全体アーキテクチャのまとも及びその一部のLSIでの検証を行ってきた。ここまでコンポーネントレベル(IME, FME, RDO, LFRC)の成果を、システムアーキテクチャとしてまとめてきた。演算量とメモリアクセスの両方を７５％以上の削減を達成したことで、75%の消費電力を削減できることを確認した。本研究で改良したLFRCは、符号器・復号器に対し汎用性があるため、HEVC復号器の研究にも貢献している。本年度では、8K用HEVC復号器LSIの設計、実装を行う、そのLSIチップを利用し画面を映すデモシステムも完成した。復号器LSIの検証により、改良したLFRCコンポーネントの性能及び信頼性を確認した。
|
Research Products
(9 results)
-
-
-
-
-
[Presentation] A 4Gpixel/s 8/10b H.265/HEVC video decoder chip for 8K Ultra HD applications2016
Author(s)
Dajiang Zhou, Shihao Wang, Heming Sun, Jianbin Zhou, Jiayi Zhu, Yijin Zhao, Jinjia Zhou, Shuping Zhang, Shinji Kimura, Takeshi Yoshimura, and Satoshi Goto
Organizer
IEEE International Solid-State Circuits Conference (ISSCC)
Place of Presentation
San Francisco
Year and Date
2016-01-31 – 2016-02-04
Int'l Joint Research
-
-
-
-
