固体ゲート絶縁体を利用した電界効果による強相関酸化物の電子相制御

2015 Fiscal Year Research-status Report

• Project/Area Number: 25871196
• Research Institution: National Institute of Advanced Industrial Science and Technology
• Principal Investigator: 浅沼 周太郎 国立研究開発法人産業技術総合研究所, ナノエレクトロニクス研究部門, 研究員 (30409635)
• Project Period (FY): 2013-04-01 – 2017-03-31
• Keywords: 強相関エレクトロニクス / 電子・電気材料 / 電子デバイス・機器 / 表面・界面物性 / 強相関電子系

Outline of Annual Research Achievements

研究計画に基づき、下記の手順で固体ゲートMott transistorの開発を進めた。
これまでチャンネル材料にNdNiO3を用いて固体ゲートMott transistorの開発を進めていたが、期待していた性能は得られなかった。
H26年度の実験結果は、固体ゲート強相関酸化物FETの実験で良い結果が得られなかった原因はチャンネル-ゲート間で酸素イオンが移動してしまっているからではなく、ゲート絶縁膜の成膜条件が最適化されておらず、耐電圧特性等が十分でなかったことを示していた。
そのため、当初はH27年度はFET構造及びゲート絶縁体の成膜条件の最適化を行う予定であった。しかし、他の実験結果から、NdNiO3チャンネルの固体ゲートMott transistorが動作しないのは固体ゲートによってNdNiO3が固定されてしまい、構造相転移が妨げられていることが原因である可能性が出て来た。
そのため、当初の予定を変更し、H27年度は構造相転移を伴うことなく金属絶縁体相転移を起こすと考えられているSmCoO3をチャンネルとして利用した実験を行うために下記の実験を行った。
まず、新しいチャンネル材料を利用するため、パルスレーザーデポジション（PLD）法に用いるターゲットの作製を行った。その後、PLD装置による成膜、X線回折装置を用いた構造解析、PPMSを用いた物理特性評価等をMott transistorのチャンネルに利用可能な薄膜を成膜するための条件最適化を行った。

Current Status of Research Progress

3: Progress in research has been slightly delayed.

Reason

新しいチャンネル材料を成膜するための条件最適化を行っていたため、予定していたMott transistorのナノレベルへの微細化に進めていない。

Strategy for Future Research Activity

SmCoO3をチャンネルに用いた固体ゲートMott transistorを作製し、その特性を評価すると共に、ナノレベルの微細化を推進する。

Causes of Carryover

H27年度は既に購入済みの材料等を用いてSmCoO3膜の成膜条件最適化を行ったため、支出が生じなかった。

Expenditure Plan for Carryover Budget

H28年度はSmCoO3膜を用いた固体ゲートMott transistorの作製及び微細化を進めるために長時間共用施設の微細加工装置を利用することを予定している。