2016 Fiscal Year Annual Research Report
A Green Microarchitecure in 5.5D-Design Era
| Project/Area Number |
26280011
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
江川 隆輔 東北大学, サイバーサイエンスセンター, 准教授 (80374990)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
多田 十兵衛 山形大学, 理工学研究科, 助教 (30361273)
|
|---|
| Project Period (FY) |
2014-04-01 – 2017-03-31
|
| Keywords | 計算機アーキテクチャ |
|---|
| Outline of Annual Research Achievements |
平成28年度は最終年度ということもあり，これまで本研究を通して得られた知見に基づき，細粒度積層から粗粒度積層まで異なる積層粒度におけるTSVを用いた垂直積層の有用性を検討すると共に，5.5次元システムにおけるメモリサブシステムの電力効率化に取り組んだ．具体的には，申請書に示した以下2つの研究項目
・3次元積層技術の潜在能力を引き出す事が可能な設計方法
・性能・電力を考慮した5.5次元グリーンマイクロアーキテクチャ設計
の明確化に取り組んだ．
細粒度積層技術を用いた演算回路設計においては，TSVを用いた3次元積層型浮動小数点積和演算回路設計手法を提案し，回路分割規模の大小により演算回路の電力，遅延時間の抑制可能な事を示し，その有効性を明らかにしている．また，アーキテクチャ・マイクロアーキテクチャレベルの粗粒度設計においては，5.5次元実装された計算システムにおけるメモリサブシステムの電力効率改善手法を提案している．提案手法では，アプリケーションのメモリアクセス特性に応じてラストレベルキャッシュをバイパスする事で，シミュレーションによりその有効性を明らかにしている．これらの他にも，3次元積層型メモリの省電力アドレスマッピング手法，新規デバイスを用いたキャッシュ管理機構等，5.5次元積層型マイクロアーキテクチャの高エネルギ効率化に向けた要素技術に関する研究に取り組んだ．これらの一連の成果は，国際会議，論文誌等において，学術論文として成果発表を行った．
|
| Research Progress Status |
28年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
28年度が最終年度であるため、記入しない。
|
| Causes of Carryover |
28年度が最終年度であるため、記入しない。
|
| Expenditure Plan for Carryover Budget |
28年度が最終年度であるため、記入しない。
|
