2016 Fiscal Year Annual Research Report
A Study on Physical Interconnect Design in 3D ICs Using Through Silicon Vias
| Project/Area Number |
26330057
|
|---|
| Research Institution | Hirosaki University |
|---|
Principal Investigator |
黒川 敦 弘前大学, 理工学研究科, 教授 (80610592)
|
|---|
| Project Period (FY) |
2014-04-01 – 2017-03-31
|
| Keywords | 三次元集積回路 / 貫通シリコンビア / クロック分配 / 電源分配 / 熱解析 |
|---|
| Outline of Annual Research Achievements |
最終年度（平成28年度）は、積層チップへのクロック分配におけるバッファの段数とサイズの最適化の検討と、三次元集積回路の熱に関する研究として、様々な構造で熱解析をし、熱対策として最初に積層チップの側壁を銅で覆う方法を考案し、次にチップ間に銅板を入れて熱を逃がす方法を考案した。それぞれの成果は学会で発表した。
研究期間全体として、当初の計画通り、(1) 貫通シリコンビア（TSV）の配線の抵抗・インダクタンス・容量（RLC)の解析、(2) 信号伝搬の解析、(3) 効率的なクロック分配、(4) 電源電圧の解析と最適な分配方法の探索、(5) 熱分布解析の5項目を実施した。
研究の成果として、(1)は様々な条件下で配線RLCを電磁界解析し、各構造におけるRLCの度合いを明らかにし、垂直方向の箇所別の容量式を開発した。(2)は伝搬遅延時間とクロストークノイズを回路解析し、基板コンタクトの効果を明らかにし、簡単に遅延やノイズを求める式を開発した。(3)は従来のシングルチップと同様にクロック分配設計ができる方法を開発した。(4)は電源分配をモデル化して電源電圧効果を解析により明らかにした。(5)は様々な条件の熱分布を熱電導解析により明らかにし、温度抑制技術として積層チップの側壁を囲む方法とチップ間にプレートを挿入する方法を開発した。
当初計画に対して、(1)はバンプ間容量式を開発するなど計画を上回った。(2)は配線RLCに関する式及び遅延やノイズ式を開発し、計画を大幅に上回った。(3)は計画通りであった。(4)は計画では最適化までを行うことになっていたがそこまでは到達しなかった。今後電源分配の最適化は研究を継続する計画である。(5)は計画では熱解析により三次元集積回路の温度上昇を求める（解析により認識する）所までであったが、対策方法も考慮し、計画を大幅に上回った。総合すると全体として当初計画より成果は上回ったと言える。
|
Research Products
(3 results)
