2014 Fiscal Year Research-status Report
異なる電力のクラスタを備えたクラスタ型コアを搭載するメニーコアプロセッサ
| Project/Area Number |
26330063
|
|---|
| Research Institution | Toyohashi University of Technology |
|---|
Principal Investigator |
小林 良太郎 豊橋技術科学大学, 工学(系)研究科(研究院), 講師 (40324454)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
嶋田 創 名古屋大学, 学内共同利用施設等, 准教授 (60377851)
|
|---|
| Project Period (FY) |
2014-04-01 – 2017-03-31
|
| Keywords | 低消費電力技術 / メニーコア / プロセッサ / クラスタ |
|---|
| Outline of Annual Research Achievements |
本研究においては、メニーコア向けのプロセッサコアの電力性能比を改善するため、1コア内にデータのビット幅が長く電力の高い64ビットクラスタと、データのビット幅が短く電力の低いnビットクラスタ(n＜64)を集積し、電力の低いnビットクラスタでより多くの命令を処理するクラスタ型コアを実現する。1つのクラスタは、命令ウインドウ、ALU、レジスタファイルなどで構成され、命令スケジューリング、演算、データ保持などを行うことが可能である。
本年度においては、クラスタを複数備えたクラスタ型コアにおいて、クラスタのビット幅を変えることによって、異なる電力のクラスタを複数混載した場合、デコードした命令を各クラスタに対しどのように振り分けることができるかを検討し、ソフトウェアシミュレータによって、各クラスタに振り分けることができる命令の種類と数を確認した。
クラスタのビット幅に応じて回路の電源電圧を低下させる細粒度電力制御機構において、クラスタでのメモリ命令の高速化によって、さらに電力を削減させる機構の検討を行い、ソフトウェアシミュレータによって効果を確認した。
クラスタにキャッシュを対応させる方法としてキャッシュビット幅の削減を行う手法を検討し、ソフトウェアシミュレータによって、性能への影響を抑えつつビット幅の短いキャッシュを実現する手法の効果を確認した。
CAD toolを利用してクラスタの消費電力を評価するための準備を進めた。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
高電力クラスタと低電力クラスタを混載するメニーコアプロセッサ向け高電力性能比コアのソフトウェアシミュレーションを実施できる環境が構築できた。
CAD toolを用いて、ビット幅を短くした場合の演算回路の論理合成を行うことができた。
異電力クラスタ混載コアに対応したスレッドスケジューリング手法については、シミュレーションによる詳細な動作確認まではできていないが、基本的な機構の検討については完了させることができた。
クラスタの概念を拡張し、キャッシュを含めた単位での電力削減が可能な仕組みを考案することができた。
|
| Strategy for Future Research Activity |
前年度のシミュレーション結果で得られた知見を利用して決定した仕様に基づき、単体コアのチップ試作とメニーコア仕様の設計開始、および、クラスタ型コア向けスレッドスケジューリングの研究を行う。なお、一部の研究課題については前年度から継続する。
|
