2015 Fiscal Year Research-status Report
| Project/Area Number |
26330065
|
|---|
| Research Institution | Osaka University |
|---|
Principal Investigator |
尾上 孝雄 大阪大学, 情報科学研究科, 教授 (60252590)
|
|---|
| Project Period (FY) |
2014-04-01 – 2017-03-31
|
| Keywords | VLSI / 機械学習 / アーキテクチャ |
|---|
| Outline of Annual Research Achievements |
本研究では、さまざまな応用システムの要求に応じて柔軟に構造を変更しつつ、高速な識別処理を実現する機械学習専用のハードウェアエンジンを実装することを目的としている。具体的には、高い汎化性能を持つサポートベクタマシンの識別能力を維持しつつ大幅な高速化が可能であるソフトカスケード処理を適用し、これをデータの次元数、演算精度を容易に変更することができる再構成可能アーキテクチャとして実装する。
平成27年度は、昨年度に高速アーキテクチャを確立した汎用サポートベクタマシンエンジンのVLSI化実装を進めた。このエンジンは、5～17ビットの乗算器をアレイ状に最大64個搭載し、機能再構成が可能な構造となっている。さらに、多重実行マクロ処理、ならびにソフトカスケード方式により、任意の次元数、ビット精度の機械学習識別処理を可能としている。
具体的な実装では、Xilinx 社のFPGAデバイス上、ならびにNanGate社のセルライブラリ上の2つの方式で設計し、機能検証、ならびに性能評価を行った。9ビット乗算器アレイを64個搭載するエンジンの場合、153Kゲートで実装でき、45nmテクノロジライブラリを利用して約800MHzで動作する。
CoHOG処理を実現した場合、FPGAデバイスでVGAサイズ(640x480画素)の画像を毎秒79枚処理する能力を持ち、セルライブラリを用いた実装では、HDTVサイズ(1920x1080画素)の画像を毎秒35枚処理する能力を持つことが確認された。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
VLSI実装、機能検証、ならびに再構成可能アーキテクチャへの実装と性能評価ともに想定通り進んでおり特段の問題は発生していない。
|
| Strategy for Future Research Activity |
当初計画通り、サーバ･端末協調識別処理フレームワークの構築を進める。アプリケーションとしては、研究代表者らが行っている運転者補助システムを実装して、評価を進める予定である。
|
| Causes of Carryover |
大学院学生の雇用を必要としなかったため。
|
| Expenditure Plan for Carryover Budget |
平成28年度のシステム構築の際に、大学院学生を雇用して効率的に進める。
|
