2014 Fiscal Year Research-status Report
| Project/Area Number |
26330067
|
|---|
| Research Institution | Oita University |
|---|
Principal Investigator |
大竹 哲史 大分大学, 工学部, 准教授 (20314528)
|
|---|
| Project Period (FY) |
2014-04-01 – 2017-03-31
|
| Keywords | ＦＰＧＡ / フィールドテスト / 特定用途依存テスト / 遅延故障 / 故障診断 / ＢＩＳＴ / 耐故障設計 / 劣化検 |
|---|
| Outline of Annual Research Achievements |
本テーマでは，フィールドプログラマブルゲートアレイ（ＦＰＧＡ）上に搭載された回路の高信頼化を実現するため，使用環境でのテストおよび診断（フィールドテスト）のための要素技術となる（１）線形フィードバックシフトレジスタ（ＬＦＳＲ），（２）レジスタ転送レベルのテスト容易化設計（ＤＦＴ），（３）通常動作モード／テストモード切り替え制御，（４）高品質遅延故障組込み自己テスト（ＢＩＳＴ），（５）ＢＩＳＴ環境での遅延故障診断について研究を行っている．初年度は，レジスタ転送レベルＤＦＴおよびＢＩＳＴに関連する課題に取り組んだ．
まず（２）のＤＦＴについては，階層テスト方式に基づく手法として，単一制御可検査性のＢＩＳＴにおける遅延テスト品質を調査した．ベンチマーク回路を用いた実験の結果，故障検出率に改善の余地があることが判明した．以前の研究成果から，ＢＩＳＴで用いるＬＦＳＲに設定する初期値（シード）を適切に選択し入れ替えること（リシーディング）により，検出率の向上が図れることがわかっていた．そこで，単一制御可検査性を用いたＢＩＳＴにおいて，高品質なシードを生成する技術を開発した．
次にＢＩＳＴについては，（１）に関係するＬＦＳＲおよび多入力シグネーチャレジスタ（ＭＩＳＲ），（４）に関係するモード切り替えについて成果が得られた．ＬＦＳＲ，ＭＩＳＲについては，フィールドで高信頼のテストを実施するため，外的ノイズやソフトエラーに耐性をもつ，ＦＰＧＡに特化した機構を設計した．モード切り替えについては，テスト開始信号が発せられると，動作中の回路の状態を外部メモリに待避し，所望のテストを実施後，再び待避した状態に復帰して通常動作に戻る機構を設計した．
（４）についてはさらに，ＦＰＧＡに特化した故障に対応するテストパターン生成方法について検討した．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
初年度に予定していた研究項目について，それぞれ成果が得られており，一部は既に発表済みである．
|
| Strategy for Future Research Activity |
初年度はほぼ予定通りに各項目について技術あるいは手法を確立できたため，今後の研究計画に変更はない．
遅延故障ＢＩＳＴに関する技術についてはこれまでの成果を積極的に活用し，本研究では更なる高品質化を図る．
故障診断技術については，先行技術を持つ研究グループと情報交換を行い，それぞれの持つ技術を活用する．初年度はその研究グループとＮＤＡを締結し，現在具体的な研究テーマについて議論を行っており，今後も継続して情報交換を行う．
|
| Causes of Carryover |
当初，最新鋭のＦＰＧＡおよびその制御のためのコンピュータの購入を予定していたが，複数の国際会議への投稿を行い，研究成果発表のための旅費が必要になることが予想されたため，当該年度は既存のＦＰＧＡでの評価にとどめた．
|
| Expenditure Plan for Carryover Budget |
次年度以降も国際会議や論文誌への研究成果発表のための経費がかかることが予想され，まずそれに充当することを優先する．評価用のＦＰＧＡについては，大規模ベンチマーク回路を用いた実験の目処が立った段階で，最終年度の経費も考慮し予算に見合うものを検討することとする．
|
