2016 Fiscal Year Annual Research Report
Studies on Non-Scan based Synthesis for Testability and Test Generation from High-Level Design for LSIs
| Project/Area Number |
26330071
|
|---|
| Research Institution | Nihon University |
|---|
Principal Investigator |
細川 利典 日本大学, 生産工学部, 教授 (40373005)
|
|---|
| Project Period (FY) |
2014-04-01 – 2017-03-31
|
| Keywords | 高位合成 / テスト生成 / 低消費電力 / トロイ検出 / テスト容易化合成 / テスト環境生成 / マルチサイクルキャプチャテスト / 故障診断 |
|---|
| Outline of Annual Research Achievements |
本研究では、LSI（大規模集積回路）に搭載されている機密情報の安全性を保証しつつ、低コストで高品質なLSIの製造テストを実施し、その信頼性・安全性を確保する技術を確立することを目的とする。以下に平成28年度の３つの研究目標に対する研究実績を記載する。
１．テスト容易化動作合成技術（１）テスト容易化機能的時間展開モデルの時間展開数を削減することを目的としたデータパスの演算器入出力順序深度を削減するためのテスト容易化バインディングアルゴリズムの機能強化、計算機実験を行った。（２）テスト容易化バインディング法の効果を高めるためのテスト容易化スケジューリングアルゴリズムの検討、基本実装、計算機実験を行った。（３）階層テスト容易化スケジューリングアルゴリズムの機能強化、計算機実験を行った。
２．階層テスト生成技術（１）順序回路のテスト生成を高速化するために、SAT技術を用いたテスト不能故障判定法を検討、基本実装、計算機実験を行った。（２）低消費電力指向のテスト圧縮アルゴリズムの検討、基本実装、計算機実験を行った。
３．テスト生成容易化機能抽出技術（１）演算器の並列テストを実現するための、RTLコントローラの拡大やテストポイント挿入法の検討、基本実装、計算機実験を行った。（２）演算器並列テストの効果を最大限に活用するための、多重目標故障を対象としたテスト生成法の検討を行った。
また3年間でテスト容易化動作合成、階層テスト生成、テスト容易化機能的時間展開モデル生成、トロイ検出、低消費電力テスト生成に関するアルゴリズムの検討、実装、計算機実験を行い、少ないハードウェアオーバーヘッドでテスト生成・テスト圧縮を容易にするための回路が合成・設計される可能性を高めることができ、LSIのテストコスト削減と品質の向上に貢献することができた。
|
