• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2015 Fiscal Year Research-status Report

高速に再構成可能なインデックス生成回路の設計に関する研究

Research Project

Project/Area Number 26330072
Research InstitutionMeiji University

Principal Investigator

笹尾 勤  明治大学, 理工学部, 教授 (20112013)

Project Period (FY) 2014-04-01 – 2017-03-31
Keywords国際研究者交流、米国 / 線形関数 / 関数分解 / ルータ / CAM(連想メモリ) / インデックス生成関数 / パターンマッチング / 書き換え可能回路
Outline of Annual Research Achievements

連想メモリ(Content Addressable Memory:CAM)は、インターネットのルータ、パターンマッチング、コンピュータのキャッシュメモリ等で広く用いられている。CAMを用いると高速にパターンマッチングを実行可能であるが、CAMは高価であり消費電力も大きい。CAMの機能をモデル化したものがインデックス生成関数である。申請者は、インデックス生成関数を汎用メモリと僅かなハードウエアを用いて実現する方法(IGU)を開発した。IGUを用いると、従来実現が困難であった大規模なCAMを、安価な汎用メモリを用いて実現できる。しかし、IGUの内容を高速に変更する方法は、知られていなかった。本研究は、1個あるいは複数個のIGUを用いて大規模な連想メモリを高速に更新する方法を開発する。本年度の主要成果は以下の通りである。

1.インデックス生成関数に関する招待講演を3件行った。(a) 電子情報通信学会、DC, CPSY研究会、特別招待講演,明治大学中野キャンパス.(b) EPFL Workshop on Logic Synthesis and Verification," Lausanne, Switzerland, (c) National Tsing Hua University, HsinChu, Taiwan.
2.大規模インデックス生成関数を複数のIGUを用いて実現する方法を開発した。これは、ISMVL2016で発表予定である。
3.大規模インデックス生成関数の分解に関する手法を開発した。これは、IWLS2016 で発表予定である。

Current Status of Research Progress
Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

IGUの高速書き換え方法に関しては、既に国内/海外特許を出願済みである。このため、更新方法の学会発表は控えているが、着実に成果が得られている。また、企業と共同で実用製品を開発する予定である。今期は、招待講演が国内1件、海外2件、査読付き雑誌論文2編、査読付き国際会議2編を公表しており、情報発信は十分と考えている。

Strategy for Future Research Activity

IGUの高速書き換え方法に関しては、既に国内特許を出願済みであり、現在、海外特許の出願のための準備を行っている。このため、更新方法の学会発表は控えているが、着実に成果が得られている。また、企業と共同で実用製品を開発する予定である。
今期は、招待講演が国内1件、海外2件、査読付き雑誌論文2編、査読付き国際会議2編を公表しており、情報発信は十分と考えている。

Causes of Carryover

海外出張の際の、旅費の誤差である。海外への航空運賃は、その時の経済状況により決まるため、正確な予想が困難である。

Expenditure Plan for Carryover Budget

残額は、次年度の旅費として使用する。

  • Research Products

    (14 results)

All 2016 2015 Other

All Int'l Joint Research (1 results) Journal Article (2 results) (of which Peer Reviewed: 2 results,  Acknowledgement Compliant: 2 results) Presentation (9 results) (of which Int'l Joint Research: 8 results,  Invited: 2 results) Remarks (1 results) Patent(Industrial Property Rights) (1 results) (of which Overseas: 1 results)

  • [Int'l Joint Research] Naval Postgraduate School(米国)

    • Country Name
      U.S.A.
    • Counterpart Institution
      Naval Postgraduate School
  • [Journal Article] LUT cascades based on edge-valued multi-valued decision diagrams: Application to packet classification2016

    • Author(s)
      H. Nakahara, T. Sasao, H. Iwamoto, and M. Matsuura
    • Journal Title

      IEEE Journal on Emerging and Selected Topics in Circuits and Systems

      Volume: 6 Pages: 73-86.

    • DOI

      10.1109/JETCAS.2016.2528638

    • Peer Reviewed / Acknowledgement Compliant
  • [Journal Article] An Update Method for a Low Power CAM Emulator using an LUT Cascade Based on an EVMDD (k)2016

    • Author(s)
      H. Nakahara, T. Sasao, M. Matsuura, and H. Iwamoto
    • Journal Title

      Journal of Multiple-Valued Logic and Soft Computing

      Volume: 26 Pages: 109-123

    • Peer Reviewed / Acknowledgement Compliant
  • [Presentation] Index generation functions: Logic synthesis for pattern matching,"2015

    • Author(s)
      T. Sasao
    • Organizer
      EPFL Workshop on Logic Synthesis and Verification
    • Place of Presentation
      Lausanne, Switzerland
    • Year and Date
      2015-12-10 – 2015-12-11
    • Int'l Joint Research / Invited
  • [Presentation] A deep convolutional neural network using nested residue number system2015

    • Author(s)
      H. Nakahara and T. Sasao,
    • Organizer
      The International Conference on Field-programmable Logic and Applications (FPL-2015),
    • Place of Presentation
      London, United Kingdom,
    • Year and Date
      2015-09-03 – 2015-09-03
    • Int'l Joint Research
  • [Presentation] A method to minimize variables for incompletely specified index generation functions using a SAT solver,2015

    • Author(s)
      T. Sasao, I. Fumishi, and Y. Iguchi,
    • Organizer
      International Workshop on Logic and Synthesis,
    • Place of Presentation
      Mountain View, CA, USA
    • Year and Date
      2015-06-12 – 2015-06-13
    • Int'l Joint Research
  • [Presentation] A soft-error tolerant TCAM for multiple-bit flips using partial don’t-care keys2015

    • Author(s)
      I. Syafalni, T. Sasao, and X. Wen,
    • Organizer
      International Workshop on Logic and Synthesis,
    • Place of Presentation
      Mountain View, CA, USA
    • Year and Date
      2015-06-12 – 2015-06-13
    • Int'l Joint Research
  • [Presentation] A reduction method for the number of variables to represent index generation functions: s-Min method2015

    • Author(s)
      T. Sasao,
    • Organizer
      International Symposium on Multiple-Valued Logic (ISMVL-2015),
    • Place of Presentation
      Waterloo, Canada
    • Year and Date
      2015-05-18 – 2015-05-20
    • Int'l Joint Research
  • [Presentation] An RNS FFT circuit using LUT cascades based on a modulo EVMDD2015

    • Author(s)
      H. Nakahara,T. Sasao, H. Nakanishi, and K. Iwai,
    • Organizer
      International Symposium on Multiple-Valued Logic (ISMVL-2015)
    • Place of Presentation
      Waterloo, Canada
    • Year and Date
      2015-05-18 – 2015-05-20
    • Int'l Joint Research
  • [Presentation] Edge reduction for EVMDDs to speed up analysis of multi-state systems2015

    • Author(s)
      S. Nagayama, T. Sasao, J. T. Butler, M. Thornton, and T. Malikas,
    • Organizer
      International Symposium on Multiple-Valued Logic (ISMVL-2015),
    • Place of Presentation
      Waterloo, Canada
    • Year and Date
      2015-05-18 – 2015-05-20
    • Int'l Joint Research
  • [Presentation] 高速パターンマッチング用ハードウエアについて2015

    • Author(s)
      笹尾勤
    • Organizer
      電子情報通信学会、DC, CPSY研究会
    • Place of Presentation
      明治大学中野キャンパス
    • Year and Date
      2015-04-17 – 2015-04-17
    • Invited
  • [Presentation] A dynamically reconfigurable mixed analog-digital filter bank:Applied to an acoustic diagnostic system2015

    • Author(s)
      H. Nakahara, H. Yoshida, S-I. Shioya, R. Mikami, and T. Sasao,
    • Organizer
      the 11th International Symposium on Applied Reconfigurable Computing (ARC-2015),
    • Place of Presentation
      Bochum, Germany
    • Year and Date
      2015-04-13 – 2015-04-17
    • Int'l Joint Research
  • [Remarks] LSI-CAD.COM

    • URL

      http://www.lsi-cad.com

  • [Patent(Industrial Property Rights)] 連想記憶装置、インデックス生成器、及び登録情報更新方法2015

    • Inventor(s)
      笹尾勤
    • Industrial Property Rights Holder
      学校法人明治大学
    • Industrial Property Rights Type
      特許
    • Industrial Property Number
      PCT/JP2015/073227
    • Filing Date
      2015-09-19
    • Overseas

URL: 

Published: 2017-01-06   Modified: 2022-01-24  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi