2017 Fiscal Year Annual Research Report
Development of an Additional-data-wrapping Circuit for a Network Monitoring
| Project/Area Number |
26420364
|
|---|
| Research Institution | The University of Shiga Prefecture |
|---|
Principal Investigator |
岸根 桂路 滋賀県立大学, 工学部, 教授 (20512776)
|
|---|
| Project Period (FY) |
2014-04-01 – 2018-03-31
|
| Keywords | 周波数ラッピング / ネットワーク監視 / ルーティング / LSI / 回路 / 通信システム / 高効率 / 多重化 |
|---|
| Outline of Annual Research Achievements |
最終年度は,提案しているラベリング伝送システムにおいて，シンプルかつ実装の容易な変調プロトコルを提案し，FPGAボード上に実装・評価することにより，提案プロトコルの有効性を明らかにした．さらに，FPGAとディスクリート部品を用いて送受信システムを構築し，500kb/sのデータフレーム信号に対し，提案プロトコルにより生成した3 kb/sのラベリング信号を重畳したフレーム信号の伝送実験を実施した．提案プロトコルは，変調有・無の2つの状態を各1ビットとし，そのビット列の並びをラベリング信号としている．送信部において変調有・無の切替時のエラー発生を回避する目的で，FPGA回路内にデジタルスムージング技術を導入した．切替タイミングをラベリング信号のエッジと同期させることにより，エラー発生の回避を可能としている．周波数変調が検知された場合は，トリガ信号がハイレベル（1）にセットされるトリガ信号をビット毎に検知し，ハイレベルであれば，変調有，ローレベル(0)で変調無とする．次に変調フレーム信号の先頭にある，1-bit同期信号を検知し，次に来るペイロードを読み込む．また，受信部においてもFPGAを利用した受信システムを構築した.
この提案システムをFPGAボードとディスクリート部品で実装し，評価した．送信回路出力は，ラベリング信号に応じた変調有・無の出力が確認できた．受信部においては，ラベリング信号に応じて，トリガ信号がハイレベル(1)となり，復調動作が実施されることが確認され，提案プロトコルの有効性が確認できた。研究期間全体を通じた成果として，送信部・受信部の構築をディスクリート部品と試作ICで実施し，評価・検証により提案回路と提案プロトコルの有効性を明確化するとともに，ラベリング信号伝送システムにおける監視機構の実現可能性を明らかにした．
|
Research Products
(6 results)
-
-
-
[Presentation] 25-Gb/s Clock and Data Recovery IC Using Latch Load Combined with CML Buffer Circuit for Delay Generation with 65-nm CMOS2017
Author(s)
Tomonori Tanaka, Kosuke Furuichi, Hiromu Uemura, Ryosuke Noguchi, Natsuyuki Koda, Koki Arauchi, Daichi Omoto, Hiromi Inaba, Shinsuke Nakano, Masafumi Nogawa, Hideyuki Nosaka and Keiji Kishine
Organizer
2017 IEEE International Symposium on Circuits and Systems
Int'l Joint Research
-
-
-
