• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2016 Fiscal Year Research-status Report

ビッグデータ処理を加速するデータ駆動型カスタムパイプライン処理方式の研究開発

Research Project

Project/Area Number 26540019
Research InstitutionTokyo Institute of Technology

Principal Investigator

佐藤 幸紀  東京工業大学, 学術国際情報センター, 特任講師 (30452113)

Project Period (FY) 2014-04-01 – 2018-03-31
Keywordsアクセラレーション / カスタムコンピューティング / ビッグデータ / ハード・ソフト強調設計 / データ局所性
Outline of Annual Research Achievements

H28年度は、H27年度まで開発してきたアクセラレーションシステムの開発フレームワークの有効性を評価するために、大規模データのストリーム処理をハードウェア・ソフトウェアの両面からカスタマイズする実環境を整備し、実社会でアクセラレーションが期待される大規模データの一例としてピアソンの相互相関係数を求める処理を取り上げ、本手法を適応することを試みた。実際のBigData処理の現場で求められている規模のデータへの適応を考えると、FPGAアクセラレーションシステムのオンボードメモリやBRAMに対象のアプリケーションのすべてのデータを保持することができないため、効率的にデータの分割を行う手法を導出する必要があった。そこで、スパコン分野のコードチューニング手法として知られているループタイリングをFPGAアクセラレータの回路設計に応用し、データの局所性を最大限活用することに取り組んだ。評価実験の結果、ループタイリングが実際にFPGAアクセラレータの回路設計に適応可能であること、更に、タイリングなしでは回路合成に失敗してしまっていた規模の問題についてもタイリングによりFPGAの規模にフィットする回路として合成できることを実証した。
実験環境の整備及びFPGAアクセラレータへの実装に加えて、データフローに基づくカスタム設計技術とビッグデータ処理に関して国内外の関連学会においての研究成果発表や研究資料の収集を行った。国際ワークショップSEPS2016のパネルセッションにおいては本研究の概要や成果の一部を発表した。国際シンポジウムCOOL Chipsや国内のRECONF、ARC研究会の場において該当分野の第一線の研究者らと深く議論することを行った。これらを通して本研究を進める上で非常に有意義となる知見を得た。

Current Status of Research Progress
Current Status of Research Progress

3: Progress in research has been slightly delayed.

Reason

研究代表者がH27年4月に所属研究機関を移動したことに伴い、実験設備や実験環境について再構築および再設定を行う必要があった。所属研究機関を移動した際に他の業務との関係上、本研究のためのエフォート率を削減せざるを得なかったことに伴う時間的な制約もあり、結果として、評価実験の基盤となるアクセラレータ搭載サーバの整備がH28年9月にずれ込んでしまい、特に評価実験の実施が当初計画から遅延した。

Strategy for Future Research Activity

本研究の研究期間を1年延期することにより、当初から計画していたクラウド上の環境を想定したテラバイト級のデータをソースとするストリーミング処理への適応と評価を目指す。H28年度に基盤となる実験環境の整備は完了したので、評価を円滑かつ効果的に進めることができる予定である。

Causes of Carryover

研究代表者がH27年4月に所属研究機関を移動したことに伴い、実験設備や実験環境について再構築および再設定を行う必要があった。所属研究機関を移動した際に他の業務との関係上、本研究のためのエフォート率を削減せざるを得なかったことに伴う時間的な制約もあり、当初はH26年度に計画していたアクセラレータ搭載サーバの整備がH28年9月にずれ込んでしまい、特に評価実験の実施が当初計画から遅延した。結果として、研究成果の取りまとめや成果発表の時期や関しても遅延してしまったため、次年度使用額が生じた。

Expenditure Plan for Carryover Budget

H29年度に本研究の成果を取りまとめ、国内外の学会で発表するための旅費を中心に使用する。加えて、当該分野の最新の研究状況を反映した形で研究成果を取りまとめるための研究資料収集も行う計画である。

  • Research Products

    (2 results)

All 2017 2016

All Presentation (2 results) (of which Int'l Joint Research: 1 results)

  • [Presentation] FPGAアクセラレータにおけるデータ参照局所性の高位最適化2017

    • Author(s)
      佐藤幸紀.
    • Organizer
      HotSPA2017, IEICE-RECONF/CPSY/DC/RIS、 IPSJ-ARC合同研究会
    • Place of Presentation
      登別市
    • Year and Date
      2017-05-23
  • [Presentation] Toward fully automated performance tuning system for deep hierarchical memory -- from CPUs to FPGA accelerators2016

    • Author(s)
      Yukinori Sato
    • Organizer
      The Third International Workshop on Software Engineering for Parallel Systems (SEPS2016), Nov 2016. (Position talk at panel discussion)
    • Place of Presentation
      アムステルダム
    • Year and Date
      2016-11-01
    • Int'l Joint Research

URL: 

Published: 2018-01-16  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi