2017 Fiscal Year Annual Research Report
Development of data-driven custom pipeline processing system for accelerating big data processing
| Project/Area Number |
26540019
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
佐藤 幸紀 東京工業大学, 学術国際情報センター, 特任講師 (30452113)
|
|---|
| Project Period (FY) |
2014-04-01 – 2018-03-31
|
| Keywords | カスタムコンピューティング / ビッグデータ / ハード・ソフト協調設計 / データ局所性 / FPGAアクセラレータ |
|---|
| Outline of Annual Research Achievements |
H29年度は、H28年度までに開発してきたアクセラレーションシステムの開発フレームワークと大規模データストリーム処理のハードウェア・ソフトウェア協調型カスタマイズ環境を用いて、クラウド上の環境を想定したストリーミング処理への適応と評価を行い、その成果をまとめた。評価においては、大規模データ処理が求められる応用の一例としてピアソンの相互相関係数を求める処理を取り上げ、FPGA アクセラレータへのマッピングを行った。スパコン分野のコードチューニング手法として知られているループタイリングを回路の高位設計に応用し、Polyhedralモデルに基づきアプリケーションプログラムの問題空間を依存関係を保ちつつ効率的かつ生産的に分割する手法を実装し、タイリングすることなしではBRAMにデータを保持することができないため合成に失敗していた規模の問題が解けることを確認した。本評価において考慮したループタイリングは空間の次元についてであるが、時間の次元についてタイリングを行うテンポラルブロッキングの適応についても考察を深めた。特に、3次元ステンシルコードにおいての適応性について議論を進め、FPGAアクセラレータの実環境においても有効であるという知見が得られた。
本研究成果を国内のIEICE RECONF研究会およびIPSJ ARC研究会の場において該当分野の研究者らと共有すると同時に、深く議論することを行った。また、国際ワークショップSEPS2017のパネルセッションにおいてはパネルのポジショントークとして本研究の概要や成果を発表した。
|
