2014 Fiscal Year Research-status Report
ニアスレッショルド電圧動作に適したオンチップメモリの研究
| Project/Area Number |
26540021
|
|---|
| Research Institution | Kyoto University |
|---|
Principal Investigator |
石原 亨 京都大学, 情報学研究科, 准教授 (30323471)
|
|---|
| Project Period (FY) |
2014-04-01 – 2017-03-31
|
| Keywords | 電子デバイス・機器 / 低消費電力・高エネルギー密度 / エネルギー効率化 |
|---|
| Outline of Annual Research Achievements |
平成26年度は下記の４つの課題に取り組んだ。これらの課題遂行のために東京大学大規模集積システム設計教育研究センターを経由して28nm SOIプロセステクノロジと設計ＣＡＤツールを利用した。
（１）プロセスばらつきを考慮してメモリ回路の最低動作電圧を評価する環境を構築した。ラッチ回路のトポロジ（回路構成）とトランジスタサイズおよび基板バイアスを変更した際の最低動作電圧、遅延性能、消費電力を高速に評価する環境を整備した。トランジスタのプロセスばらつきの影響を考慮するためのモンテカルロシミュレーション実行環境と高速化の方法を検討した。（２）組み合わせ論理素子に匹敵する最低動作電圧を達成するメモリ回路を設計した。上記の最低動作電圧の評価環境を用いて、様々なＤラッチ回路のトポロジとゲートサイズを探索し、十分な歩留まりを達成した上で高速に極低電圧動作するメモリ回路を設計した。（３）メモリ読み出し回路の消費電力を削減するために、読み出しに必要な最小限の回路だけを稼働させるメモリ読み出し方式を考案した。（４）メモリセルと読み出し回路の面積を低減する回路方式を設計した。メモリセルはＤラッチ回路をベースに設計を行うが、極低電圧動作におけるプロセスばらつきを考慮してＤラッチ回路のゲートサイズとトポロジを最適化した。また、読み出し回路に使用するマルチプレクサに関してもプロセスばらつきを考慮してゲートサイズとトポロジを最適化することにより省面積化を実現した。
トランジスタレベルの回路シミュレーションにより設計したメモリ回路の評価を行った。評価の結果、設計したメモリ回路は従来型のオンチップSRAMと比較して面積は2.5倍程度となったが、遅延を同等に保ったまま消費電力を半分以下に低減することを確認した。これらの成果は国際会議2件、国内会議1件で発表した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
研究計画に従ってニアスレッショルド電圧（しきい値近傍の電源電圧）で安定して動作するオンチップメモリを設計し、トランジスタレベルの回路シミュレーションに基づくモンテカルロシミュレーションにより安定性の評価を行った。当初計画していた基板バイアス制御による低消費電力技術の構築は実施しなかったが、新たなメモリ読み出し機構を考案することによりメモリ読み出し回路の低消費電力化を実現した。結果的に基板バイアス制御回路を使用するよりも面積効率の良いメモリ回路を実現した。基板バイアス制御機構以外はすべて計画通りに研究が進んでおり、結果的に従来型のオンチップメモリと比較して性能を維持したまま消費電力を半分以下まで削減することに成功した。これらの研究成果は2件の国際会議と1件の国内会議で発表し高い評価を得た。国内会議で発表を行った学生は情報処理学会システムLSI設計技術研究会優秀発表学生賞を受賞した。上述の通り研究は当初計画に従って順調に進展している。
|
| Strategy for Future Research Activity |
平成26年度に設計した極低電圧動作メモリ回路を、商用の組込みプロセッサのキャッシュメモリおよびスクラッチパッドメモリに適用し、プロセッサとしてのエネルギー効率、専有面積および歩留まりの評価を行う。この評価のために東芝社よりライセンスを購入している組込みプロセッサを利用する。本研究課題では、配置配線後のポストレイアウトシミュレーションにより評価を行い、極低電圧動作メモリの有効性を証明する。具体的には下記の２つの課題に取り組む。
１）オンチップメモリアーキテクチャの面積と性能および消費電力を評価する環境を構築する。従来型のキャッシュメモリやスクラッチパッドメモリの一部または全部をＤラッチとマルチプレクサに基づくメモリ（以下、完全ディジタル型メモリ）に置き換えた際の面積と性能および消費電力を高速に評価するモデルとシミュレーション環境を構築する。具体的には、アプリケーションプログラムの命令トレースを基に性能や消費電力を評価するモデルを開発する。
２）極低電圧動作メモリに適したメモリアーキテクチャを開発する。キャッシュメモリやスクラッチパッドメモリの一部または全部を完全ディジタル型メモリで構成し、面積、性能、消費電力を評価する。キャッシュメモリに関しては様々なキャッシュリプレイスの方式や各キャッシュの最適サイズおよびバンク入れ替えの方式などを比較検討し、最適な方式を開発する。また、上記の比較評価に基づき極低電圧動作メモリに適した新たなアーキテクチャも模索する。
|
| Causes of Carryover |
メモリ設計とシミュレーション用の計算機を購入予定であったが既存の計算機サーバで間に合わせた。
|
| Expenditure Plan for Carryover Budget |
翌年度の早い時期に計算機を購入予定であり、その他の予算執行計画に影響はない。
|
