2014 Fiscal Year Annual Research Report
確率的演算に基づく超低消費電力ＩＰパケット処理ＬＳＩ実現に関する研究
| Project/Area Number |
26700003
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
鬼沢 直哉 東北大学, 学際科学フロンティア研究所, 助教 (90551557)
|
|---|
| Project Period (FY) |
2014-04-01 – 2018-03-31
|
| Keywords | 連想メモリ / 確率的演算 / Internet of Things (IoT) / ニューラルネットワーク / 検索ハードウェア |
|---|
| Outline of Annual Research Achievements |
インターネットに接続する機器数の飛躍的増加に伴い，高速・高信頼なネットワークが必須になる一方，従来のContent-Addressable Memory(CAM)によるInternet protocol(IP)ルータのパケット処理LSIでは，総当り検索のためIPアドレス数の増加に伴い，その消費電力が膨大になってしまう．この問題を解決するために，本年度は確率的演算に基づくSparse clustered network(SCN)の活用により，IPパケット処理LSIの大幅な低電力化を実現する，検索アルゴリズムの考案及び具体的なアプリケーション下での性能評価を行った．
SCNは入力データ（パケット）に関連する記憶データのみの検索を行う部分検索で，総当り検索を行う従来CAMと同等の検索を行うことが可能でなるため, 検索に係る処理を大幅に削減出来る可能性がある．そこで，2000パターンのデータを検索可能な検索エンジン用アルゴリズムをSCNで実現した結果，従来CAM実現と比較して，処理時間を8.6倍高速に出来ることが分かった（IIEE SIPS, pp.133-138, Oct. 2014.）．
さらに，そのアルゴリズムのハードウェア実装を行い性能評価を行った．ハードウェア実装には90 nm CMOSプロセスに加えて，不揮発性素子であるMagnetic-Tunnel-Junction(MTJ)を活用した．不揮発性素子であるMTJをデータの記憶部分に用いることで，検索を行わない際にLSIの電源を完全にOFFにすることが出来るため，CMOSに起因する静的電力を大幅に削減可能になる．その結果，従来CAM実現と比較して，89%のエネルギー削減が可能となった（IEEE JETCAS, vol. 4, no. 4, pp. 460-474, 2014. ）．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
本年度は，IPパケット処理LSIの低電力化を実現するために，提案Sparse clustered network (SCN) に基づく検索アルゴリズムの考案及び具体的なアプリケーション下での性能評価を行った．具体的なアプリケーションとして，データ検索エンジンを対象として，SCNに基づく部分検索アルゴリズムを考案し，総当り検索を行う従来Content-Addressable Memory (CAM)との比較を行い，その有用性を示した点は概ね研究計画通りに進んでいる．
一方で，実際のIPパケット処理LSIに提案SCNを適用する場合の技術的課題もいくつか見えてきている．ルータ内部で行われるIPパケット処理は，入力パケットを予め記憶されたパターンとの一致検索を行うものである．その記憶パターンにはワイルドカード等が含まれているが，ワイルドカードを扱う機能はSCNには元来存在しない．そこでH27年度はSCNをIPパケット処理向けに拡張したアルゴリズムの考案及びその性能評価を行っていくことが重要である．
|
| Strategy for Future Research Activity |
まず，提案Sparse clustered network (SCN)を拡張することで，IPパケット処理で必要となるワイルドカードの処理に適用させるアルゴリズムの考案を行う．さらに，現状のSCNでは，検索処理を行う前にデータパターンは予めすべて記憶処理が行われていることが前提となっているが，実際のアプリケーションにおいては，検索処理中も頻繁に記憶データの更新が必要となると考えられる．そこで，データパターンの更新アルゴリズムについても同時に考案を行っている．
また，本年度は具体的なアプリケーションとして，2000パターンのデータ検索エンジンを対象としていたが，実際のIPパケット処理には最大で数十万パターン（経路情報）を記憶する必要がある．数十万パターンの検索をソフトウェアで処理することは，非常に膨大な時間がかかることが想定されるため，Field-Programmable Gate Array (FPGA)に提案SCNをハードウェア実装することで，高速にアルゴリズムの検証を行うことを計画している．
|
