2014 Fiscal Year Annual Research Report
III-V CMOSフォトニクスによる光電子融合集積回路基盤技術の構築
| Project/Area Number |
26709022
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
竹中 充 東京大学, 工学(系)研究科(研究院), 准教授 (20451792)
|
|---|
| Project Period (FY) |
2014-04-01 – 2018-03-31
|
| Keywords | 光電子融合集積回路 / 光デバイス / トランジスタ / CMOSフォトニクス / 化合物半導体 |
|---|
| Outline of Annual Research Achievements |
III-V-OIウェハ上で各種光デバイス・電子デバイスを作製するためのCMOS整合プロセス技術の研究を進めた。III-V-OIウェハ形成後に種々のプロセスによるデバイスを作製するためには、高温での熱処理が必要となる。そこで、加熱前後における貼り合せ基板のPL強度を測定することで、III-V層の結晶性の評価を進めた。その結果、加熱時の上部キャップ層であるAl2O3膜を加熱後に一旦除去して、再度堆積することで、PL強度が回復することが分かった。この結果から、加熱時のAl2O3/InP界面の劣化がPL強度の低下の原因になっていることを明らかにした。さらに、貼り合せ界面におけるA2O3挿入層をSiO2に変えることで、600度の加熱時でもほとんどPL強度が低下しないことを明らかにした。これにより、高耐熱性III-V-OIウェハの作製に成功した。
能動・受動集積化を実現するための、量子井戸インターミキシングの研究も進めた。薄層III-V-OI層に対して、3 keV以下の低エネルギーでPイオンを注入することで、PL発光スペクトルの半値幅を劣化させることなく、ミキシング可能であることを明らかにした。これにより100 nm以上のPLシフトをもつIII-V-OI基板の作製に成功した。
InGaAs受光器に関しては、暗電流の起源が表面リーク電流をあることを明らかにした。この結果、InAlAs表面パッシベーションによるMSM InGaAs PDの暗電流を大幅に低減することに成功した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
III-V-OIウェハの熱劣化の要因を明確にすることで、高耐熱性III-V-OIウェハを達成した。また導波路型InGaAs受光器においては、暗電流発生メカニズムを明らかにすることで、大幅に暗電流を低減した素子の作製に成功した。能動・受動集積においても、III-V-OIウェハ上に複数のバンドギャップを形成することに成功するなど、当初の計画に沿って順調に研究は進展しているものと考えられる。
|
| Strategy for Future Research Activity |
高耐熱性を有するIII-V-OIウェハの実現に成功した一方、高温加熱時に貼り合せ界面からのデガスと考えられるボイドが発生する場合がある。このボイドの発生メカニズムの解明および抑制方法の検討を進めることが必要となる。
またモードサイズの小さい細線導波路に効率的に光結合が可能なグレーティングカプラと各種導波路型デバイスの集積化技術を確立することも今後の課題となる。
また高速変調を可能とする変調器構造を明確化するこも重要と考えられ、今後これらの課題に取り組む方針である。
|
| Causes of Carryover |
研究を進める上で必要となるInP成長基板が必要となるが、実験結果を受けて最適な構造を決める必要がある。一方、InP成長基板は発注してから納品されまで時間がかかり、H26年度内での納品が難しいと判断したため、次年度に繰り越して発注することとしたため。
|
| Expenditure Plan for Carryover Budget |
実験の進捗に応じて、最適な結晶層構造を確定して、InP成長基板を発注する形で使用する予定である。
|
