2016 Fiscal Year Annual Research Report
III-V CMOSフォトニクスによる光電子融合集積回路基盤技術の構築
| Project/Area Number |
26709022
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
竹中 充 東京大学, 工学(系)研究科(研究院), 准教授 (20451792)
|
|---|
| Project Period (FY) |
2014-04-01 – 2018-03-31
|
| Keywords | 光電子融合集積回路 / 光デバイス / トランジスタ / CMOSフォトニクス / 化合物半導体 |
|---|
| Outline of Annual Research Achievements |
III-V層をSi基板上に貼り合わせたIII-V on insulator (III-V-OI)基板を加熱した際に発生するボイドの抑制手法の研究を進めた。貼り合わせ界面となるAl2O3を堆積後、500℃～600℃で加熱してデガスすることでボイドを抑制可能であることを明らかにした。また貼り合わせ界面にHfO2とAl2O3の複層膜を用いることで更にボイド発生を抑制できることを実証した。
SOGを用いたZn拡散によるp+層形成プロセスにおていは、導波路脇への拡散においては熱応力によりIII-V層が剥離することが分かった。熱応力を低減するため、SOG層の薄層化、拡散温度低減などの拡散条件を最適化した結果、導波路端から500nm程度の距離においてもZn拡散可能であることを見出した。この結果、Si素子と同程度にPIN接合の抵抗を低減することに成功し、より大きな電流の注入が可能となった。
これらの成果を用いることで、キャリア注入型吸収光変調器の動作実証に成功した。ホールによる大きなキャリア吸収を用いることでSi素子を上回る変調効率を実現した。
キャリア注入型マッハ・ツェンダー光変調器と駆動用InGaAs MOSトランジスタの一体集積の研究も進めた。光素子層の上のトランジスタ層を積層した構造を採用し、貼り合わせ前アニール、Zn拡散およびNi合金化によるPIN接合形成およびトランジスタ・ソース／ドレインの同時形成など、本課題で研究を進めた素子形成プロセスを用いることで素子作製に成功した。キャリア注入による効率的な位相変調動作を実証すると共に、一体集積したInGaAs MOSトランジスタのオン電流により直接、光変調器を駆動することに世界で初めて成功した。
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
Zn拡散とNi合金化プロセスにより低温で低抵抗PIN接合を貼り合わせIII-V-OI基板上に形成するプロセスをほぼ確立した。これによりキャリア注入型素子を作製可能になるとともに、吸収変調や位相変調素子を実証した。また駆動用InGaAs MOSトランジスタの一体集積も実証するなど、本課題で提唱する光電子融合集積回路の実現可能性を実証することに成功し、当初の計画よりも研究が進展した。
|
| Strategy for Future Research Activity |
これまでの研究により種々のプロセスにより貼り合わせ基板のボイド抑制に取り組んできた。ボイドの発生要因は貼り合わせ界面であるAl2O3からのデガスであることが明らかになっており、成膜時の酸化剤としてオゾンや酸素プラズマを用いることで、より高温アニール時においても完全にボイド発生を抑制して、InPバルク基板と遜色がない耐熱性を実現することが重要であると考えられる。
またより緻密に光変調器などを設計するためには、イオン注入を用いたP型ドーピング技術を確立することが重要であり、Mgイオン注入を用いた接合形成技術の確立を目指す。
|
| Causes of Carryover |
より精度の高い測定を可能とする光学測定系の構築を進めていく過程で、測定治具などの仕様を緻密に行う必要が生じた結果、次年度初頭まで時間が必要となったため。
|
| Expenditure Plan for Carryover Budget |
現在、測定系の仕様策定を進めており、決まり次第予算を使用する予定である。
|
