2015 Fiscal Year Research-status Report
マルチFPGAシステムにおける任意のデータアクセス幅のキャッシュ機構の実現
| Project/Area Number |
26730026
|
|---|
| Research Institution | University of Tsukuba |
|---|
Principal Investigator |
金澤 健治 筑波大学, システム情報系, 助教 (40707874)
|
|---|
| Project Period (FY) |
2014-04-01 – 2017-03-31
|
| Keywords | リコンフィギュラブルシス テム / 可変キャッシュ / 充足可能性問題 |
|---|
| Outline of Annual Research Achievements |
本年は,2個のFPGAからなるシステムにおいて，可変キャッシュ機構の有効性を評価するとともに，FPGAの個数を更に増やした場合のシステム構成の検討を行った．FPGA間の接続に使用する高速IOには，スループットとレイテンシにトレードオフの関係があり，両立が困難である．キャッシュとして必要とされるデータ供給能力はIOの速度以外にも主記憶の構成，特に主記憶のデータ幅に依存する．本システムの目的はキャッシュであるため，レイテンシを小さくすることをより重視した．この場合，データ供給能力を上げるためにはIOの必要数が増加し，FPGAの個数を増やすことにより，FPGA1個あたりのIOの本数が限定されることから，キャッシュとしてのデータ供給能力は低下する．一方，FPGAの個数が増えることにより，キャッシュ容量増加によるミスヒット率の低減が期待される．また，構成の汎用性を考慮し，FPGAベンダから供給される代表的なボード上の主記憶の構成を想定した．アプリケーションには，(1)充足可能性問題，(2)部分最大充足可能性問題，(3)計算幾何学の凸包導出処理を用いた.(1)(2)は比較的ランダムアクセス頻度が高いとみられたもの，(3)は(1)(2)との対比のための，比較的ランダムアクセスの少ないとみられた問題である．しかしながら，今回の評価ではいずれの問題においてもデータアクセスパターンのランダム性が比較的小さく，キャッシュミスヒットの影響がさほど大きくなかったことから，システムを構成するFPGAの個数は2個が最適である結果となった．
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
当初予定していた，(1)FPGAを2個用いた場合の可変キャッシュの性能評価，(2)(1)が有効でないアプリケーションに対してFPGAの個数を更に増やした場合の，有効な実装形態(最適な個数・FPGA間接続形態の評価)の検討，において，(2)の着手まで進んだものの，その有効性を示すまでに至らなかったため．
|
| Strategy for Future Research Activity |
昨年度評価に用いたアプリケーションのうち部分最大充足可能性問題は，充足可能性問題の変形であるが，種々の最適化問題をより統一的に扱うことのできる問題であるため，元の問題の性質により，提案手法が有効である例題と，そうでない例題とがあることが予想される．特に，前者に対してどの程度の有効性があるかを明らかにする．また，対象アプリケーションを，よりランダム性の高い問題に広げ，提案手法の有効性を検証する．
|
| Causes of Carryover |
評価計画の変更を行い，購入実機をより廉価なものに変更したこと，また，実機評価の一部を翌年度に行うこととし,今年度予定していた物品購入の一部を取りやめたため，未使用額が生じた.
|
| Expenditure Plan for Carryover Budget |
実機評価のための物品購入および成果発表のための学会参加費にあてる.
|
