2014 Fiscal Year Research-status Report
3次元FPGAアーキテクチャおよびその設計方式に関する研究
Project/Area Number |
26730028
|
Research Institution | Kumamoto University |
Principal Investigator |
尼崎 太樹 熊本大学, 自然科学研究科, 助教 (50467974)
|
Project Period (FY) |
2014-04-01 – 2017-03-31
|
Keywords | 3D FPGA |
Outline of Annual Research Achievements |
2014年度は3D-FPGAを構成する論理セル,および配線構造の検討・評価を行うことでアーキテクチャベースの低消費電力化を目指した. (1)基本論理セルアーキテクチャの研究・開発-少構成メモリ論理セルSLMを用いた低消費電力化手法の提案・評価:我々の研究グループではNPN同値類を用いてLUTのもつ冗長性を排除した論理セルSLM(Scarable Logic Module)を考案している.先行研究よりSLMはLUTと比較して構成メモリ数を約3割削減できることがわかっている.FPGAに対して構成メモリが占める割合は非常に大きいため,SLMを3D-FPGAに用いることで面積,および3D-FPGA最大の問題である熱問題に対しアーキテクチャの視点より解決を試みた. (2) 3次元配線構造の研究 Face-to-Face積層方式を対象とした配線構造の検討・評価: 2014年度は,垂直配線の探索手法を明らかにした.垂直配線をどの位置に何本備えるかは性能(集積度,面積,遅延,電力)に大きく関係するため,チップ積層方式にはFace-to-Back(FTB)方式と,基盤同士を向い合わせて積層するFace-to-Face(FTF)方式がある.前者は積層数に制限はないがTSVの面積制約が非常に大きい.後者はマイクロバンプのみで積層するためTSVが不要であるが2層積層に限定される.先行研究にてFTF方式にてFPGAを論理層,配線層に分割した研究を進めており,TSVを使わずマイクロバンプのみでFPGAを構成(ベースFPGAと呼ぶ)できる見込みがたっている.これを基に垂直配線数を最小にする配線構造を検討した.
|
Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
初年度は3次元FPGAの基礎となる論理セルアーキテクチャSLMの基礎評価および、層間結合方式の提案評価を行った。SLMアーキテクチャの3次元適用に関してはCADの問題が残るものの、従来のLUT方式よりも少ない構成メモリ数で回路実装できることを明らかにした。本成果は国際会議FPL2014で発表を行った。また、層間結合方式に関しては高速シリアル通信を用いることでTSVを最小化したレイヤ間通信機構の提案評価を行い、2次元のFPGAと比較して面積削減効果が得られることを確認した。本成果は国際会議FPTにて発表済である。加えて、高速シリアル通信方式を用いない空間方向積層方のレイヤ間通信方式としてFPGAのCB部のみ垂直配線を通す方式の提案評価を行った。本成果は次年度の国際会議ICICDTにて発表予定である(採択済)。
|
Strategy for Future Research Activity |
初年度に得られた論理セル方式,配線構造を組合わせて3D-FPGAとしての評価を行う.また,様々な積層方式に対応した配置・配線ツールの研究を開始する.ここでは任意の配線構造に対応した配置・配線手法が必要になるため,先行研究で得られた配置ツールと配線ツールを基礎に研究を進める.低消費電力指向ツールに関しても従来研究である信号遷移(アクティビティ)を考慮した各種アルゴリズムを中心にSLM向けにCADツールの開発を行い,アーキテクチャおよびCAD両面からの低消費電力化を目指す.最終年度には実アプリケーション評価を行い提案手法の有効性を探る.また、空間分散型、機能分散型を組合わせたハイブリッドなレイヤ間結合方式の検討を行っていく。
|
Causes of Carryover |
概ね計画通りに予算執行を行ったが、残金としては14,458円であった。
|
Expenditure Plan for Carryover Budget |
繰り越し金は少額なため、次年度の支出予定項目については変更はない。
|