2016 Fiscal Year Annual Research Report
Three dimensional FPGA architecture and its design method
| Project/Area Number |
26730028
|
|---|
| Research Institution | Kumamoto University |
|---|
Principal Investigator |
尼崎 太樹 熊本大学, 大学院先端科学研究部(工), 助教 (50467974)
|
|---|
| Project Period (FY) |
2014-04-01 – 2017-03-31
|
| Keywords | 3次元FPGA / TSV |
|---|
| Outline of Annual Research Achievements |
近年，微細化によらず集積度を高める技術として3次元積層技術が注目を集めている．しかし，垂直配線に用いられるTSV（Through Silicon Via）は面積オーバーヘッドが大きいため，できる限り少ないTSV で3次元FPGA（Field Programmable Gate Array）を構成することが重要になる．また，FPFA 設計において微細なプロセスでは動作速度の向上やリーク電力などにより，低消費電力な設計が求められている．しかし，既存の消費電力解析ツールでは3次元FPGAに対応しておらずアーキテクチャの探索への適用が難しい．本研究では以下の3点を課題とし，積層方式までを含めた3次元FPGAアーキテクチャおよびCADツールに関する研究を行う．
・従来のFPGA はASIC と比較して性能が低いため，アーキテクチャレベルでの改良が必要
・3次元FPGA の配線構造（トポロジ）を定量的に決める手段がない
・3次元FPGA を有効にサポートするCAD ツールが存在しない
上記の課題に対して（1）構成メモリの削減は面積削減に有効なため，少構成メモリアーキテクチャを明らかにした，（2）2層積層ではface-down積層を用いてTSVレスな回路構成を明らかにした．また，4層以上はface-up積層も用いる形でFPGAのIO部分のみTSVを配置した積層方式を明らかにした，（3）3次元FPGAのアーキテクチャ探索および消費電力評価に必要なCAD（Computer Added Design）ツールの開発を行った．これを従来の2次元FPGAと比較評価を行い，提案3次元FPGAは面積，速度の両面で有効であることを明らかにした．
|
